矽光子（SiPh）已經成為未來晶片發展顯學，國內 IC 設計聯發科在矽光子領域加緊布局。媒體報導，聯發科發展方向優先發展光學共同封裝（CPO）異質整合技術。原因在能提供光子積體電路（PIC）廠商很多，但能提供整合解決方案的廠商卻很少，而客戶需要的是能將所有內容整合起來的服務，這也成為聯發科的戰略考量。
聯發科表示，單純提供 PIC 零組件的模式下，在矽光子技術尚未完全放量之際，競爭會非常激烈，而且無法真正理解客戶的完整架構需求，這對長期的發展造成了限制。尤其，有些競爭對手推出技術非常先進的大型解決方案，也就是主晶片周圍全部採用矽光子傳輸訊號。然而，在現階段客戶需要從電子訊號與光訊號各半的產品來下手情況下，並非所有資料傳輸都需要長距離光通訊。
基於以上的市場需求，聯發科選擇優先發展光學共同封裝的異質整合技術為主，並在散熱技術與材料上下功夫。聯發科強調，PIC 供應商對聯發科非常重要，但只做零組件的業者在矽光子技術真正成熟而大量商業化的時刻，其生存壓力也很大。因此，聯發科同時也考量自行投入 PIC 技術，以降低供應風險。
SerDes (序列器／解除序列器) 和矽光子兩種技術的關係，就是不同的速度需求可能會需要不同的技術。一開始，以銅線為主的 SerDes 技術被認為天花板就是 112G，之後又在銅線縮短一倍的情況下能繼續發展到 224G，這項突破也遞延了矽光子的進一步商業化時間。現在，即便 448G 可能無法暫時實現，但是 336G 也有市場需求的可能性，這又使得矽光子的傳輸發展又將會向後遞延。
整體而言，未來這兩種技術不會存在更新淘汰的現象，而將會建立共存的模式。這也代表著在銅線傳輸達到物理極限之際，矽光子就將能在這領域滿足所有更高速的傳輸規格。聯發科透過先站在對的戰略位置，看清楚市場的技術方向與趨勢，進一步整體發展。
(首圖來源：科技新報攝)
科技新報粉絲團
加入好友
訂閱免費電子報
