Intel、AMD 傳將採台積電 2 奈米製程，18A 良率不足迫使轉單

台積電 2 奈米製程（N2）正被視為下一代 CPU 的關鍵技術。根據爆料者 QQ_Timmy 引述摩根士丹利報告，隨著行動裝置與高效能運算（HPC）需求持續攀升，兩大處理器廠商 Intel 與 AMD 預期將在新一代產品中導入台積電 N2 節點，分別應用於 Intel Nova Lake 與 AMD EPYC Venice 架構。

AMD and Intel could join the N2 customer list in 1H26, we believe. As AMD announced
officially, its next-generation AMD EPYC processor, code-named “Venice,” has already been
taped out and will be brought up on TSMC advanced 2nm process technology. According
to our industry… pic.twitter.com/2LwmXidztU

— 駿HaYaO (@QQ_Timmy) October 1, 2025

AMD 執行長蘇姿丰已於今年 4 月正式宣布，代號 Venice 的下一代 EPYC 資料中心處理器已在台積電 2 奈米製程完成 tape-out，並將率先進入驗證與量產流程。

至於 Intel，摩根士丹利報告指出，Nova Lake 的運算核心（Compute Tile）極有可能交由台積電以 N2 代工，主因在於 Intel 自家 18A 節點良率偏低，尚未達到大規模商用水準，迫使公司在關鍵產品線轉向外部製造。市場也因此憂心，Intel 後續的 14A 節點是否能克服良率瓶頸，仍存在不確定性。

報告同時預估，台積電 N2 的月產能將持續擴張：2024 年約 1 萬片/月，2025 年提升至 5 萬片/月，並在年底進一步達 9.5 萬片/月，到 2026 年底則有望衝高至 14 萬片/月，以因應 HPC 與行動應用領域不斷增長的需求。

隨著 AMD 與 Intel 傳出將同步採用台積電 2 奈米製程，台積電在 CPU 與 HPC 市場的主導地位有望再度鞏固。外界同時關注，台積電已加快先進製程布局，其中包括美國廠 A16（1.6 奈米）節點，並計畫提前一年推出，以因應市場需求與地緣壓力。