雖然受限於美國出口管制影響，無法取得最先進的 EUV 曝光設備，但華為仍持續開發具競爭力的晶片。根據華為最新的最新技術論文，其最新一代麒麟 2026 晶片將導入混合鍵合，讓系統單晶片（SoC）採用 3D 堆疊架構，突破既有的技術瓶頸。
在華為 LogicFolding Design 技術發表中，展示如何透過垂直堆疊晶片元件，在不依賴 EUV 曝光設備及最先進微影技術的情況下，提高電晶體密度與能源效率。
根據最新論文，麒麟 2026 將採用混合鍵合技術，從下方示意圖來看，各堆疊層之間具備高密度的垂直互連（Vertical Interconnect）。這種設計不僅能提升未來行動晶片的效能，也可改善能源效率，使晶片更適合各種應用，包括在 On-device AI 等邊緣端運算。
此外，由於各層元件垂直堆疊，資料傳輸距離可由毫米（mm）縮短至微米（μm）等級，大幅提升 CPU、GPU、NPU、DRAM 等各運算單元之間的通訊速度。
從內容看，其縮短了傳輸距離也代表電訊號無須經過較長的金屬導線、所需功耗更低，同時進一步提升整體頻寬。外界認為，這項混合鍵合技術是一大突破，可彌補中芯國際 7 奈米製程量產晶片所帶來的限制。
除了華為外，許多公司都開始投入封裝技術的開發。例如，三星傳出計畫在 Exynos 2700 中，將 DRAM 與晶片裸晶分開配置，並於晶片上方加裝名為 Heat Pass Block 的銅製散熱模組，以提升散熱能力。
蘋果下一代 A20 Pro 預計將採晶圓級多晶片模組封裝（WMCM），讓 SoC 可直接接觸大型均熱板，更有效率地導出熱能。
（首圖來源：Flickr/Web Summit CC BY 2.0）
科技新報粉絲團
加入好友
訂閱免費電子報
