JEDEC 正式發表 HBM4 記憶體標準，大幅提升頻寬與效率

JEDEC（固態技術協會）已正式發布 HBM4 標準，代號 JESD238，這是一項全新記憶體規範，旨在因應 AI 工作負載、高效能運算（HPC）及先進資料中心日益提升的需求。

HBM4 延續 HBM 系列採用垂直堆疊 DRAM 晶粒的設計特點，但頻寬、能源效率與設計彈性相較前一代 HBM3 有顯著升級。首先，HBM4 支援最高 8 Gb/s 的傳輸速度，搭配 2048 位元介面，總頻寬可達 2 TB/s；每個堆疊中的獨立通道數從 HBM3 的 16 條倍增至 HBM4 的 32 條。

電源效率方面，JESD270-4 支援供應商專用的 VDDQ（0.7V、0.75V、0.8V 或 0.9V）與 VDDC（1.0V 或1.05V），有助於在不同系統需求下降低耗電量、提升能源效率。

HBM4 同時維持對現有 HBM3 控制器的相容性，讓單一控制器可同時支援 HBM3 與 HBM4 記憶體，簡化導入流程，提升系統設計的彈性。此外，HBM4 導入「定向刷新管理」（DRFM）機制，加強對 Rowhammer 攻擊問題的防護，並提升可靠性、可用性與可維修性（RAS）功能。

容量部分，HBM4 支援從 4 層、8層、12 層和 16 層的 DRAM 堆疊配置，搭配 24Gb 或 32Gb 的 DRAM 晶片，每個堆疊的容量最高可達64GB。

值得注意的是，HBM4 架構上的一項顯著改變，是將指令匯流排（command bus）與資料匯流排（data bus）分離，以提升並行度並降低延遲。此設計目的是在多通道操作環境中提升效能，這類情境在 AI 與高效能運算（HPC）應用中特別常見。此外，HBM4 也導入全新的實體介面與訊號完整性改進，以支援更快的資料傳輸速率與更高的通道效率。

三星、美光、SK 海力士預期在不久的將來會展示支援 HBM4 的相關產品，三星計劃在 2025 年啟動量產，滿足來自 AI 晶片商與超大規模資料中心（hyperscalers）的需求。隨著 AI 模型與 HPC 應用對運算資源的需求日益提高，記憶體系統需要提供更大的頻寬與更高的容量，而 HBM4 標準為新一代記憶體技術提供明確的規格基礎，有助於應對未來在資料吞吐與處理效能上的挑戰。