實現 AI 架構未來世界,聯發科強調繼續攜手台積電先進製程與封裝 |
| 作者 Atkinson|發布日期 2025 年 05 月 15 日 13:20 | 分類 AI 人工智慧 , IC 設計 , 半導體 |
Tag Archives: 晶圓代工
高通 Snapdragon 8 Elite Gen 2 將用台積電 N3P 製程,預計 9 月份亮相 |
| 作者 Atkinson|發布日期 2025 年 05 月 08 日 15:40 | 分類 Android 手機 , IC 設計 , 半導體 |
由於處理器大廠高通 (Qualcomm) 的年度驍龍技術論壇,在 2025 年被提早到了 9 月份舉辦。因此,市場預期新一代的 Snapdragon 8 Elite Gen 2 也將在當時正式發表。不過,在 Snapdragon 8 Elite Gen 2 正式亮相之前,市場上界已經有相關規格的消息被發出。其中,預計將使用台積電的第三代 3 奈米節點製程 N3P 來打造,預計將比前一代的 Snapdragon 8 Elite 有效能上的提升。
是德科技 EDA 解決小晶片與 3DIC 先進封裝互連挑戰,支援 Intel 18A 製程 |
| 作者 Atkinson|發布日期 2025 年 05 月 06 日 14:45 | 分類 IC 設計 , 半導體 , 封裝測試 |
隨著 AI 與資料中心工作負載的複雜度持續增加,確保小晶片與 3DIC 之間的可靠通訊變得越來越關鍵。高速資料傳輸和高效率電源傳輸對於滿足次世代半導體應用的效能需求至關重要。半導體產業透過新興的開放式標準來解決這些挑戰,例如通用小晶片互連(UCIe)和 Bunch of Wires(BoW)。這些標準為先進 2.5D/3D 或積層/有機封裝中的小晶片與 3DIC 定義互連通訊協定,實現不同設計平台之間的一致性及高品質的整合。



