Tag Archives: 3D V-Cache

Adeia 控告 AMD 涉侵專利，聚焦 3D V-Cache 鍵合
作者 |發布日期 2025 年 11 月 04 日 11:15 |
line share
Linkedin share
line share
分類 半導體 , 封裝測試

美國專利授權公司 Adeia 於 11 月 3 日向德州西區聯邦地方法院正式對 AMD 提出多項專利侵權訴訟，指控 AMD 在晶片設計中使用未經授權的技術。Adeia 表示，訴訟涵蓋多項與半導體製程及鍵合相關專利，其中以 3D V-Cache 所採用的混合鍵合（Hybrid Bonding）技術為主要爭議焦點。 繼續閱讀..

AMD 說明 3D 封裝技術，將改變晶片設計概念
作者 |發布日期 2021 年 08 月 23 日 18:00 |
line share
Linkedin share
line share
分類 IC 設計 , 封裝測試 , 晶圓

8 月 22~24 日舉行的 Hot Chips 33 半導體產業線上會議，處理器大廠 AMD 說明 3D 堆疊技術發展方向，分享旗下 3D V-Cache 的細節。AMD 表示，封裝選擇和晶片架構將決定產品性能、功率、面積和成本，AMD 稱為 PPAC。如果將發表和即將推出的產品納入，AMD 有多達 14 種小晶片設計封裝架構正在進行。

繼續閱讀..