Cadence 與博通擴大在 5nm 及 7nm 的合作

作者 | 發布日期 2020 年 01 月 16 日 17:40 | 分類 晶片 follow us in feedly


在半導體業界重要的 EDA 工具廠,Cadence 今日公布與半導體晶片廠博通合作,針對下一代網通、寬頻、企業儲存、無線及工業應用,擴大其與博通公司的合作到 5nm 製程。

先前博通已經與 Cadence 在 7nm 數位設計實現解決方案部分合作有段時間,這次公布 5nm 製程,還有進一步擴大在 7nm 的合作上,博通設計晶片時能夠提升工程效率,進一步改善晶片效能及功耗。

博通公司副總裁兼中央工程部主管 Yuan Xing Lee 表示:「做為全球基礎設施技術的領導者,我們致力於提供可讓我們的客戶在其各自的市場中脫穎而出的創新產品,有 Cadence 做為關鍵的矽設計合作夥伴,我們可實現我們的功耗及效能目標,並提供符合客戶期望的最高品質解決方案。」

Cadence 總裁 Anirudh Devgan 博士表示:「我們已與博通合作多年。我們在先進製程設計開發方面擴展的合作夥伴關係,是基於我們過去協力取得的一系列成功以及我們在數位技術領域的整體領導地位。有鑑於網通、寬頻、企業儲存、無線及工業應用的持續增長,我們致力於確保博通使用我們最新的工具產品來推動設計創新及實現卓越的設計。」

Cadence 相當自豪其解決方案,能夠替系統廠和半導體公司在系統單晶片(SoC)設計取得優勢,加快產品開發速度,同時應對在消費電子、雲端資料中心、汽車、航太、物聯網、工業產線等領域挑戰。

(首圖來源:Cadence)

關鍵字: , ,