自家 SMT 產線滿載，支援不了工程研發 DOE 試驗，如何解？

研發階段，想要進行 SMT 少量多樣的試驗設計，卻找不到配合廠商可以協助？想確認先進封裝、IC 晶片壽命與效能，卻因 SMT 品質不佳，導致可靠度壽命預估失準？欲測試上板後的 IC 品質，卻因 IC 尺寸太微小，連 SMT 樣品製備都有困難？

因應物聯網（IoT）、AI、自動駕駛的發展，如何快速傳輸以及處理大量的數據已是現在發展的趨勢，當高效能運算（High Performance Computing，HPC）成為製程技術研發的重中之重，在設計以及封裝複雜度只增不減的情況下，先進封裝技術將成為輔助摩爾定律延壽的最大助力。包括晶圓代工廠（Fabs）的台積電的 InFO/CoWoS；IDM 廠 INTEL 的 EMIB；封裝測試廠（OSATs）日月光的 FoCoS、矽品的 SLIT、艾克爾 SWIFT/SLIM 都是當今非常火紅的技術。

先進封裝最大挑戰來自於異質整合晶片內含多種材質，堆疊複雜容易導致翹曲（Warpage）；此外，隨著線寬 / 線距的縮小，翹曲的程度易導致表面黏著技術（SMT）過程異常甚至影響後續板階可靠度（Board Level Reliability）結果，半導體驗證大廠宜特科技，近年來接到非常多客戶在試驗設計（Design of Experiment，DOE）等研發階段，有 SMT 需求，希望可以在產品量產前，進行一些材料選擇。

針對 Substrate 進行手動植球、除球，導入合適錫球

錫球成分是決定產品品質好壞重要因素之一，若等到產品量產才發現錫球有問題，可能為時已晚。

因此宜特可靠度驗證實驗室遇及許多客戶在產品設計階段初期，嘗試不同錫球成分與 package 的匹配來選擇最佳的錫球材料，植球主要分為兩種應用：

1. 錫球焊錫可靠度驗證：使用特殊設計的治工具，將所需驗證錫球植在基板（substrate）上。
2. 錫球支撐性驗證：因零件尺寸隨著封裝技術日益變大，大尺寸零件容易因翹曲及零件本體重量造成焊接異常如短路。宜特可靠度驗證實驗室，可將銅核球結構的錫球植上基板以增加支撐性，避免焊接短路問題發生（圖一）。錫球總類包括各類錫銀銅合金錫球、不同核心錫球（如銅核球）等，藉由錫球植上基板的 DOE 結果，導入合適錫球，將可提高產品驗證成功率。

▲ 圖一：植錫球製程。

而在除球作業上，因應封裝樣式的多樣性，除了植錫球外，宜特可靠度驗證實驗室也遇到需進行除球作業的案例，例如樣品晶背（Backside）有 Silicon 時，就需進行樣品前處理，將錫球去除，以利後續的翹曲量測模擬能夠順利執行。

▲ 圖二：除錫球製程。

解決空焊短路機率，模擬確認 SMT Solder Joint 參數

異質整合材料堆疊複雜，容易導致翹曲失控，因此宜特可靠度驗證實驗室也接到非常多包括 IC 設計、晶圓代工及封裝測試廠的需求，希望可以先模擬確認翹曲數據，調整錫膏印刷鋼板設計及回流焊溫度，藉此減少因翹曲造成空焊及短路問題的機率（圖三）。依據此方式，宜特已成功替多家廠商克服 PCB 或 IC 翹曲的焊接問題。

▲ 圖三：SMT 上板前，可針對元件與 PCB 進行模擬分析，預先了解翹曲情形。（Source：Akrometrix）

透過治具對位製作，解決上板不平整、板彎問題

此一案例為上下兩層 PCB、中間印錫膏放置墊極零件（圖四）。然而此方式，容易導致墊極材料黏著時在上下兩層 PCB 時，有不平整或板彎的狀況。因此必須靠「治具對位」來解決。

治具的製作，最難的地方在於必須考量錫膏厚度及開孔來符合焊接條件，且上下兩層必須精準對位。

宜特可以協助您進行治具的製作、上板、以及後續還可串接故障分析實驗室，透過 X-ray 確認焊接品質。

▲ 圖四：治具對位。

結語

身為半導體產業的工程師，難免遇到自家 SMT 產線產能都已被預約額滿，無法支援 DOE 階段少量多樣的研發品；而身為 IC 設計的工程師，也一定遇過大型封裝廠無法進行研發。

半導體驗證廠商宜特科技，提供 SMT 服務，可以量身訂做測試樣品進行品質與可靠度驗證外，也可協助執行各式工程 DOE 及尋找最佳組合參數，協助客戶克服在研發階段所遇到的 SMT 黏著問題。進一步諮詢請洽 +886-3-579-9909 分機 1068 邱小姐，Email：marketing_tw@istgroup.com。