不只合作 3 奈米製程,台積電與新思攜手進軍先進封裝設計

作者 | 發布日期 2020 年 09 月 15 日 11:03 | 分類 IC 設計 , 晶圓 , 晶片 Telegram share ! follow us in feedly


EDA 大廠新思 Synopsys 於 14 日宣布,台積電將採用包含其編譯器的先進封裝解決方案,提供通過驗證的設計流程,可用於晶圓晶片封裝(CoWoS)以及整合扇出型封裝(InFO)等先進設計。

新思表示,因應 AI 及 5G 的興起,為了更好的服務採用多晶片解決方案的客戶,所以與台積電攜手來面對 IC 設計的挑戰,透過在單一的完整平台上提供原生實現矽中介層和扇出型布局、物理驗證、協同模擬和分析功能,讓客戶得以因應更加複雜的架構和封裝要求,並縮短周轉時間,提高生產力。

新思多年來一直都與台積電保持良好的合作,摸索及開拓半導體的先進製程,其客製化設計平台已通過台積電 3 奈米的技術認證,從合成、布局繞線、時序分析及物理簽核等完整流程,皆能符合台積電製程表準,能客戶帶來有效優化功耗、效能與面積的可實現設計解決方案,以加速新一代半導體產品的開發。

簡單來講,兩家合作的成果就是要讓設計人員能夠充分利用先進的 EUV 製程來生產更具性能的下一代半導體產品,不僅如此還提供更大差異化產品設計平台,支持創新研發並減少為適應新設計規則和其他先進製程要求所投入的人力及成本,更快速地將產品推向市場。

(首圖來源:Synopsys Facebook

延伸閱讀: