劉德音:台積 3 奈米製程進度超前

作者 | 發布日期 2021 年 02 月 19 日 8:55 | 分類 晶圓 , 晶片 , 零組件 Telegram share ! follow us in feedly


台積電董事長劉德音近日於《2021 年國際固態電路會議(ISSCC 2021)》開場線上專題演說時表示,台積電 3 奈米製程依照計畫時程發展,甚至比預期進度超前了一些,有信心包括 3 奈米及未來主要製程節點將如期推出並進入生產。

劉德音在「釋放創新未來(Unleash the Future of Innovation)」的演說主題中指出,半導體製程微縮的腳步並未減緩,積體電路的功耗、性能及電晶體密度仍持續進步,台積電的 3 奈米比預期進度超前,至於 2 奈米之後的電晶體架構將轉向環繞閘極(GAA)的奈米薄片(nano-sheet)架構。

劉德音也指出,藉由紫外光微影(EUV)技術,產業界已打破前一代微影技術的尺寸限制,但產量仍是一個問題;EUV 可使用較少層數的光罩,使成本達到理想的水準,但 EUV 功耗極大,為此,台積電已取得 350W 照明光源技術突破,將可支援 5 奈米量產甚至到 1 奈米節點。

在材料技術革新方面,劉德音指出,材料的創新將推動晶片技術持續向前邁進,低維度材料包括六方氮化硼(hBN)等 2D 材料,已接近實現量產;台積電已與台灣學界團隊合作,成功以大面積晶圓尺寸生長單晶氮化硼,成果並已獲刊於國際學術期刊《Nature》;而低溫製程則將實現晶圓級的邏輯與記憶體活性層(active layer)堆疊,打造真正的 3D IC;此外,他也強調了小晶片(Chiplet)在實現特定領域解決方案上的重要性。

展望未來,劉德音表示,3D 晶片堆疊會是重點,而透過台積電的 SoIC(system on IC)、低溫鍵合(bonding)製程,可實現 3D 晶片堆疊。

(本文由 MoneyDJ新聞 授權轉載;首圖來源:shutterstock)