Cadence 發表新一代 Palladium Z2 與 Protium X2 系統,大幅提升矽前硬體除錯與軟體驗證速度

作者 | 發布日期 2021 年 04 月 12 日 9:00 | 分類 5G , 市場動態 , 物聯網 Telegram share ! follow us in feedly


為了因應爆炸性增長的系統設計複雜性和上市時間的壓力,電子設計領導廠商益華電腦(Cadence Design Systems, Inc.)發表新一代硬體驗證模擬平台與原型驗證系統 Protium™ X2。此新產品利基於 Cadence 業界領先的 Palladium Z1 硬體模擬和 Protium X1 原型開發平台為基礎,可為業界目前最大的數十億邏輯閘系統單晶片提供最高生產量的矽前硬體除錯和軟體驗證。

Cadence 將兩產品統稱為「動力雙重奏(dynamic duo)」系統,其兩者編譯器和外部硬體介面緊密整合,且硬體驗證模擬處理器和 Xilinx UltraScale + VU19P FPGA 皆提供了比其前一代產品高達 2 倍的容量和 1.5 倍的效能增進,讓 Cadence 客戶可以在更大的晶片上,以更少的時間獲得更多的驗證週期。此外,該系統提供了突破性的模塊化編譯技術,可分別讓 Palladium Z2 在 10 小時內與 Protium X2 在 24 小時內完成 100 億個邏輯閘編譯任務。

NVIDIA 硬體工程資深總監 Narendra Konda 表示:「我們面臨日益緊迫的上市時間壓力,但高階圖形和超大規模設計的複雜性卻隨著每一代產品而增加。而藉由使用 Cadence Palladium Z2 和 Protium X2 系統中的通用前端流程,我們能在功能驗證(verification)、確認(validation)和矽前軟體啟動之間優化工作量分配。我們可在計劃時間內全面驗證我們最複雜的 GPU 和 SoC 設計,並且能夠提升兩倍的邏輯閘容量、增加 50% 的生產量,並獲得更快的模塊化編譯周轉時間。」

Palladium Z2 與 Protium X2 dynamic duo 系統可協助研發人員應對當今最先進的應用,包括行動、消費和超大規模運算等所面臨的設計挑戰,藉由其無縫整合的流程、統一的除錯、通用的虛擬和實體介面,及跨系統的測試平台內容,該系統提供了從硬體驗證到原型開發的快速設計轉移和測試。

AMD 方法學架構師企業資深院士 Alex Starr 表示:「AMD 的成功要素是加快產品開發流程並優化向左移轉(shift-left)策略。有了 Cadence Palladium Z2 和 Protium X2 系統,我們可以提高性能。在保持驗證和原型設計之間的功能一致性的同時,提高了矽前工作負載的生產量。能夠在短時間內進行 Palladium Z2 硬體模擬驗證和 Protium X2 原型開發平台之間的設計除錯和轉換的能力,使我們有機會針對最具挑戰性的 SoC 設計優化提早部署。使用具有業界領先的第三代 AMD EPYC™ 處理器以及Palladium Z2 和 Protium X2 系統,客戶將能夠將業界領先的效能運算帶入 Palladium 和 Protium 生態系統。」

Cadence 資深副總裁暨系統與驗證部門總經理 Paul Cunningham 表示:「先進 SoC 設計的矽前驗證需要具有數十億邏輯閘量的解決方案,該解決方案必須提供最高的效能和快速的可預測除錯調適。全新 dynamic duo 緊密整合的系統滿足了這些要求,Palladium Z2 可快速進行可預測的硬體除錯,Protium X2 原型可優化數十億邏輯閘的軟體效能驗證。我們對客戶濃厚的需求感到欣慰,並期待與客戶通力合作運用新系統在其設計中實現最高的驗證生產力。」

Arm 設計服務資深總監 Tran Nguyen 表示:「一流的硬體驗證模擬是我們成功的關鍵,Arm 將硬體模擬與驗證廣泛地運用於 Arm-based 的伺服器上,以實現最高的驗證生產力。Arm 採用新的 Cadence Palladium Z2 系統在最新的專案上,我們看到了 50% 的效能提升以及 2 倍的邏輯閘容量增加,提供給我們更強大的驗證能力來驗證下一個世代的產品。」

Xilinx 核心垂直市場資深總監 Hanneke Krekels 提到:「Xilinx 和 Cadence 緊密合作,以確保 Cadence 軟體前端與 Xilinx Vivado Design Suite 後端無縫協作,從而實現最佳效能和容量優勢。Protium X2 的原型開發平台使用了 Xilinx Virtex UltraScale + VU19P FPGA 為數十億邏輯閘設計提供數 MHz 的效能。緊密整合的 Cadence 和 Xilinx 前後流程使軟體開發人員可以在開發流程中儘早使用平台,並專注於設計驗證和軟體開發,而不是原型開發。」

Cadence 驗證全流程,包含 Palladium Z2 硬體模擬、Protium X2 原型、Xcelium™ Logic 模擬、JasperGold® 形式驗證平台和 Cadence 智慧驗證應用套件等,可提供最大驗證生產力。新的 Palladium Z2 和 Protium X2 dynamic duo 系統為 Cadence 驗證套件的一部份,並支持公司的智慧系統策略,從而實現系統晶片設計的卓越性。Palladium Z2 和 Protium X2 系統目前已經在一些客戶中獲得成功使用,並將在 2021 年第二季上市。有關 dynamic duo 的更多訊息,請參考益華電腦網站

(資料來源:益華電腦