西門子與台積電合作由 N3 / N4 先進製程,擴展到先進封裝領域

作者 | 發布日期 2021 年 11 月 04 日 15:00 | 分類 IC 設計 , 晶圓 , 晶片 Telegram share ! follow us in feedly


西門子數位化工業軟體近日在台積電 2021 開放創新平台 (Online Open Innovation Platform,OIP) 生態系統論壇宣布,與台積電合作帶來一系列新產品認證,包括雙方雲端支援 IC 設計,以及台積電全系列 3D 矽晶堆疊,還有先進封裝技術 3DFabric 方面達成關鍵里程碑。

西門子有多項 EDA 產品最近通過台積電 N3 與 N4 製程認證,包括 Calibre nmPlatform 西門子領先的 IC Sign-off 實體驗證解決方案,以及 Analog FastSPICE 平台──可針對奈米級類比、無線射頻 (RF)、混合式訊號、記憶體與客製化數位電路,提供最先進的電路驗證功能。此外,西門子也與台積電密切合作,推動西門子Aprisa 布局與繞線解決方案獲得先進製程認證,以協助雙方的共同客戶在晶圓代工廠的最先進製程,順利且快速地取得矽晶設計的成功。

西門子數位化工業軟體 IC EDA 執行副總裁 Joe Sawicki 表示,「台積電持續開發創新的矽製程,支援雙方共同客戶創造全球最先進的 IC 產品。西門子很榮幸能與台積電長期合作,持續提供推動改變的技術,支援我們共同客戶更快將創新 IC 推進市場。」

西門子對台積電最新製程的支援承諾更延伸至台積電 3DFabric 技術。目前,西門子已成功滿足台積電3DFabric 設計流程的設計要求。在鑒定流程中,西門子改進了其 Xpedition Package Designer (xPD) 工具,以支援使用自動化避免與矯正功能處理整合式扇出型晶圓級封裝 (InFO) 設計規則。此外,Calibre 3DSTACK、DRC 和 LVS 也獲得台積電最新 3Dfabric 科技(InFO、CoWoS 和 TSMC-SoIC)支援認證。對客戶而言,支援 3DFabric 的解決方案可助縮短設計與 Signoff 週期,並減少手動介入錯誤。

同時,西門子也與台積電合作,針對台積電的 3D 矽晶堆疊架構開發「可測試性設計」 (DFT) 流程。西門子的 Tessent 軟體可提供採用階層架構式 DFT、SSN (Streaming Scan Network)、改善的 TAP(測試存取埠)與 IEEE 1687 IJTAG(內部聯合測試工作群組)網路技術的先進 DFT 解決方案,這些技術都符合 IEEE 1838 標準。Tessent 解決方案具備擴充性、靈活性與易用性,可協助客戶最佳化 IC 測試技術相關的資源。

台積電設計基礎架構管理部副總裁 Suk Lee 表示,「西門子支援最先進技術方面,提供了眾多功能與解決方案,這些行動不斷提升西門子對於台積電 OIP 生態系統的價值。我們期盼與西門子加強合作,透過結合其先進的電子設計自動化技術與台積電最新製程與 3DFabric 技術,協助雙方共同客戶加速矽晶產品的創新。」

西門子與台積電近期亦攜手協助全球 IC 設計公司使用 Calibre 工具在領先雲端運算環境大幅提升效能及擴充能力。Calibre 最佳化雲端環境最新設定、deck 與引擎等多項技術,協助共同客戶縮短晶片製造時間並加快上市速度。

(首圖來源:台積電)