處理器大廠英特爾近期於美國檀香山舉行的年度 VLSI 國際研討會，公布 Intel 4 製程細節。英特爾表示，相較 Intel 7，Intel 4 相同功耗提升 20% 以上效能，高效能元件庫（library cell）密度是 2 倍，同時達成兩項關鍵目標：滿足開發中產品需求，包括 PC 客戶端 Meteor Lake，並推動先進技術和製程模組，帶領英特爾 2025 年重回製程領先地位。
英特指出，Intel 4 於鰭片間距、接點間距及低層金屬間距等關鍵尺寸（Critical Dimension）持續朝微縮前行，並導入設計技術偕同最佳化，縮小單一元件尺寸。透過 FinFET 材料與結構改良提升效能，Intel 4 單一 N 型半導體或 P 型半導體，鰭片數從 Intel 7 高效能元件庫 4 片降至 3 片。綜合上述技術，使 Intel 4 大幅增加邏輯元件密度，並縮減路徑延遲和降低功耗。
Intel 7 導入自對準四重成像技術（Self-Aligned Quad Patterning，SAQP）和主動元件閘極上接點（Contact Over Active Gate，COAG）技術提升邏輯密度。自對準四重成像技術能透過單次微影和兩次沉積、蝕刻步驟，將晶圓微影圖案縮小 4 倍，且沒有多次微影層疊對準的問題。主動元件閘極接點則將閘極接點直接設在閘極上方，而非傳統閘極一側，提升元件密度。Intel 4 進一步加入網格布線方案（gridded layout scheme），簡化並規律化電路布線，提升效能同時並改善生產良率。
隨著製程微縮，電晶體上方金屬導線、接點也隨之縮小。導線電阻和線路直徑呈現反比，該如何維持導線效能是需要克服的壁壘。Intel 4 採用新金屬配方稱為強化銅 （Enhance Cu），使用銅為導線、接點主體，取代 Intel 7 的鈷，外層再用鈷、鉭包覆；此配方兼具銅的低電阻特性，並降低自由電子移動時撞擊原子使移位，進而讓電路失效的電遷移（electromigration）現象，為 Intel 3 和未來製程打好基礎。
最後，光罩圖案成像至晶圓的最重要改變，可能是在廣泛使用 EUV 簡化製程。英特爾不僅現有良好解決方案最關鍵層使用 EUV，且 Intel 4 較高互連層也使用 EUV，大幅減少光罩數量和製程步驟。降低製程複雜性，亦同步替未來製程節點建立技術領先地位及設備產能，英特爾將在這些製程更廣泛使用 EUV，導入全球第一款量產型高數值孔徑（High-NA）EUV 系統。
(首圖來源：Flickr/Jernej Furman CC BY 2.0)
科技新報粉絲團
加入好友
訂閱免費電子報
