提升台積電 N3E 設計,新思科技提供生產驗證 EDA 流程與 IP 組合

作者 | 發布日期 2022 年 11 月 04 日 11:15 | 分類 IC 設計 , 半導體 , 晶圓 line share follow us in feedly line share
提升台積電 N3E 設計,新思科技提供生產驗證 EDA 流程與 IP 組合


基於與台積電長期合作,推動先進製程節點的持續創新,新思科技近日宣布針對台積電 N3E 製程技術的多項關鍵成果,新思科技的數位與客製化設計流程已獲得台積電 N3E 製程的認證。此外,該流程與新思科技廣泛的基礎與介面 IP 組合,已在台積電 N3E 製程中實現了多次成功的投片 (tape-out),將可協助客戶加速矽晶成功 (silicon success)。雙方在先進製程技術上的合作也擴及到類比設計遷移 (analog design migration)、AI 驅動的設計以及雲端的物理驗證擴展 (physical verification scaling)。

台積電設計基礎架構管理部門負責人 Dan Kochpatcharin表示,台積電與新思科技在推進半導體創新的長期合作,能因應新興應用日益複雜的挑戰。新思科技在台積電 N3E 製程技術上所實現的 EDA 和 IP 最新成果,為雙方共同客戶帶來強大的解決方案,協助他們滿足創新設計的嚴格功耗、效能和面積目標。

新思科技矽晶實現事業群行銷策略副總裁 Sanjay Bali 表示,這些近期的成果代表著新思科技與台積電持續成功合作的另一項重要里程碑。新思科技投入了大量心力,針對台積電最先進製程提供經認證的 EDA 解決方案和通過矽晶驗證的 IP 組合,為設計人員帶來可滿足其關鍵設計要求的方法。

台積電的 N3E 製程擴展了其 3 奈米製程系列,具備更好的功耗、效能和良率,可滿足高效能運算、AI 和行動等工作負載密集型應用的需求。借助新思科技 DSO.ai 技術和 Fusion Compiler 共同達成的 AI 驅動設計實現 (design enablement),目前已有多個通過驗證的 N3E 測試實例,且皆具備更好的 PPA 與更快速的設計收斂。

因此,除了 IP 就緒性和認證流程外,新思科技與台積電正密切合作,透過新思雲 (Synopsys Cloud) 的軟體服務,使用針對 N3E 製程的新思 IC Validator來擴展雲端的物理驗證,而這項投入彰顯出利用雲端取得無限 CPU 容量得以提供更快速的物理驗證迭代 (iterations)。此外,雙方也讓客戶能將早期製程節點上的現有設計,無縫轉移至台積電的 N3E 製程中。

(首圖來源:台積電)