
過去數十年來,為了擴增晶片的電晶體數量以推升運算效能,半導體製造技術已從 1971 年 10,000nm製程進步至 2022 年 3nm 製程,逐漸逼近目前已知的物理極限,但隨著人工智慧、AIGC 等相關應用高速發展,設備端對於核心晶片的效能需求將越來越高;在製程技術提升可能遭遇瓶頸,但是運算資源需求持續走高的情況下,透過先進封裝技術提升晶片之電晶體數量就顯得格外重要。
什麼是 CoWoS?用最簡單的方式帶你了解半導體封裝! |
作者
許庭睿 |
發布日期
2023 年 08 月 09 日 9:00 |
分類
半導體
, 封裝測試
, 晶圓
| edit
![]() ![]() ![]() ![]()
Loading...
Now Translating...
|
過去數十年來,為了擴增晶片的電晶體數量以推升運算效能,半導體製造技術已從 1971 年 10,000nm製程進步至 2022 年 3nm 製程,逐漸逼近目前已知的物理極限,但隨著人工智慧、AIGC 等相關應用高速發展,設備端對於核心晶片的效能需求將越來越高;在製程技術提升可能遭遇瓶頸,但是運算資源需求持續走高的情況下,透過先進封裝技術提升晶片之電晶體數量就顯得格外重要。
文章看完覺得有幫助,何不給我們一個鼓勵