Author Archives: 許庭睿

About 許庭睿

修習半導體工程,時時關注台灣科技脈動。

3D 堆疊成摩爾定律續命丹,一文讀懂 3D 封裝趨勢(下)

作者 |發布日期 2023 年 10 月 31 日 7:50 | 分類 半導體 , 封裝測試 , 手機

半導體製程演進趨緩,3D 封裝是延續摩爾定律、提升 IC 運算效能的有效方法。3D 堆疊技術領域,IMEC(比利時微電子研究中心)以晶片不同分割位置定義四類 3D 整合技術,分別為 3D-SIP、3D-SIC、3D-SOC 與 3D-IC。延續上篇介紹的 3D-SIP 與 3D-SIC 堆疊,此篇著重另外兩類技術──3D-SOC 與 3D-IC。 繼續閱讀..

3D 堆疊成摩爾定律續命丹,一文讀懂 3D 封裝趨勢(上)

作者 |發布日期 2023 年 10 月 11 日 8:00 | 分類 IC 設計 , 半導體 , 封裝測試

隨著製程技術持續演進,IC 的電晶體數量也不斷增加。最初的 IC 僅包含數十顆電晶體,接著整合數十萬顆電晶體的 IC 讓 3D 動畫得以實現,而具有數百萬顆電晶體的 IC 則讓電腦能夠走入家家戶戶,如今數百億甚至上千億顆電晶體的 IC,更讓數位科技能夠連結整個世界,處處影響著人們的生活。半導體製程工藝在短短 65 年間,依循摩爾定律高速發展,逐步改變了社會樣貌;然而,近年半導體製程日漸逼近物理極限,摩爾定律失效時有所聞,3D IC 堆疊與小晶片異質整合技術,乃成為眼下寄予厚望的解決方案。

繼續閱讀..

延續摩爾定律!先進封裝將迎接 3D 堆疊 CPU / GPU 世代

作者 |發布日期 2023 年 09 月 08 日 8:00 | 分類 IC 設計 , 半導體 , 晶圓

隨著 AIGC、8K、AR / MR 等應用持續發展,3D IC 堆疊與小晶片異質整合方案已成為滿足未來高效能運算需求、延續摩爾定律的主要解決方案。台積電、英特爾等大廠近年紛紛擴大投入異質整合製造、設計有關之研發;EDA 大廠 Cadence 更領先業界推出整合設計規劃、物理實現和系統分析模擬工具的解決方案「Integrity 3D-IC」平台,向晶片 3D 堆疊邁出重要的一步。 繼續閱讀..

台積電憑藉 CoWoS 寡占先進封裝市場,傳統封測廠端出哪些技術應戰

作者 |發布日期 2023 年 08 月 22 日 7:50 | 分類 GPU , 半導體 , 封裝測試

為了滿足高效能運算、AI、5G 等應用需求,高階晶片走向小晶片設計、搭載 HBM 記憶體已是必然,因此封裝型態也由 2D 邁向 2.5D、3D。隨著晶片製造持續往更小的製程節點邁進,晶圓代工廠利用先進封裝技術直接封裝晶片的模式乃應運而生。不過,此模式也意味著晶圓代工廠將攫取傳統封測廠的部分業務,所以自從台積電於 2011 年宣布進軍先進封裝領域之後,其對於傳統封測廠的「威脅論」就不曾間斷,惟此說法是否屬實呢? 繼續閱讀..

不只台積電,「這兩大廠」也來勢洶洶爭奪先進封裝大餅

作者 |發布日期 2023 年 08 月 14 日 8:00 | 分類 半導體 , 封裝測試 , 晶圓

半導體製程技術逼近已知的物理極限,世界各大廠間的焦點開始轉往先進封裝發展,同時人工智慧、AIGC 等相關應用興起,先進封裝的概念更是引領新一波的技術浪潮,如何在半導體世界大戰中拿到更多訂單,成為了各大廠間的核心目標。 繼續閱讀..

什麼是 CoWoS?用最簡單的方式帶你了解半導體封裝!

作者 |發布日期 2023 年 08 月 09 日 9:00 | 分類 半導體 , 封裝測試 , 晶圓

過去數十年來,為了擴增晶片的電晶體數量以推升運算效能,半導體製造技術已從 1971 年 10,000nm製程進步至 2022 年 3nm 製程,逐漸逼近目前已知的物理極限,但隨著人工智慧、AIGC 等相關應用高速發展,設備端對於核心晶片的效能需求將越來越高;在製程技術提升可能遭遇瓶頸,但是運算資源需求持續走高的情況下,透過先進封裝技術提升晶片之電晶體數量就顯得格外重要。 繼續閱讀..

一文看懂當今科技環保趨勢 SBTi

作者 |發布日期 2023 年 08 月 04 日 16:25 | 分類 ESG , 淨零減碳

全球暖化日益嚴峻,淨零碳排已經是世界趨勢,為因應此議題,國際間設立具科學根據之減碳目標──SBTi,SBTi 是由碳揭露專案 (CDP)、聯合國全球盟約 (UN Global Compact)、世界資源研究所 (World Resources Institute) 及世界自然基金會 (World Wildlife Fund) 共同提出,然而,自2016年開始,CDP將企業是否採用 SBTi 列為評分項目之一,為獲得 CDP 更高的評分,各大企業相繼承諾設立科學基礎減碳目標。 繼續閱讀..