傳統電容器因採用不同材料做為絕緣體而形成不同類型的電容器，例如電解電容（Electrolytic Capacitor）、鉭質電容（Tantalum Capacitor），以及主流的多層陶瓷電容（MLCC）等。他們是電子系統中最常見的被動元件之一，受到高溫、頻率或直流偏壓等因素的影響，他們也成為故障率最高的元件之一。為了解決這個問題並滿足更廣泛惡劣環境應用之需求，以矽材料做為絕緣體，且以半導體技術加以製造的矽電容器（Silicon Capacitor，Si-Cap）開始在市場上嶄露頭角。
單 MIM 或多 MIM＋3D 奈米結構＝更高靜電電容值
當前矽電容器在結構上多半採用三層式「金屬／絕緣體／金屬」（Metal-Insulator-Metal，MIM）形式，另外也有多 MIM 結構的矽電容器，其每一個 MIM 結構都負責蓄存一部分的靜電電容，多個 MIM 堆疊可以增加總靜電電容值。
在絕緣體部分，當前矽電容器多半採用二氧化矽（Silicon Dioxide，SiO2）或氮化矽（silicon nitride，Si₃N₄）等絕緣矽介電質（Silicon dielectrics）材料，進而形成「金屬／絕緣層／半導體」（Metal-Insulator-Semiconductor，MIS）或金屬／氧化物／半導體」（Meta-Oxide-Semiconductor，MOS）等三層式結構。兩者皆為當前高密度電容器的主要絕緣材料，已然成為業界追求高穩定性、高可用性及耐高溫等惡劣環境應用的最佳選擇。
日廠村田製作所（Murata Manufacturing）旗下子公司 MIPS（Murata Integrated Passive Solutions，前身為法國矽被動元件廠商 IPDiA，2016 年村田收購，2017年更名）的高密度矽電容器技術便是採用內埋在非晶基板的單 MIM 或多 MIM 結構。高密度矽電容器是採用半導體 MOS 製程開發，並使用3D奈米結構增加更高的電極表面積，進而獲得更高的靜電電容值。
▲ 3D 結構提升電容值示意圖。（Source：Murata）
有助提升矽電容高容積率的 PICS 製程成主流
當前矽電容器所採用的主流半導體技術莫過於深溝式（Deep Trench）技術，例如美商予力半導體（Empower Semiconductor）推出 E-Cap 品牌矽電容器便採用深溝技術。不過，愛普科技（AP Memory）新推 IPD 矽電容器產品線以自家擅長的 3D DRAM 堆疊技術開發。
隨著高度整合、高性能與微型化等需求的不斷增長，高密度超深溝矽電容器開始受到市場青睞，實現被動元件主流技術莫過於被動整合連接基板（Passive integration connective substrate，PICS）製程技術，製程能結合多晶片模組（multi-chip module，mcm）和晶片直接封裝（Chip on Board，COB）等技術，開發出體積更小的超低功耗組件。製程技術不但能將許多基本功能整合到單一產品，降低製造成本，同時有助矽電容器容積效率持續提升。
▲ PICS 技術高密度深溝電容器剖面圖。（Source：Murata）
無與倫比的「四高」優勢：高穩定度、高密度、耐高溫、高可用性
相對於傳統電容器，矽電容器具備許多顯著的優勢，首先是高穩定度，即使在高溫下依舊穩定如常，目前最大耐受高溫可達 250°C，這使它成為適用航空、車用、軍用乃至石油勘探等惡劣環境應用的最佳選擇。雖然元件仍有最大電容值的限制，但基本上不受電容老化的影響（MIPS 矽電容器使用壽命至少 10 年），即使面對會讓 MLCC 電容器大受影響的直流偏壓，可靠性和電容值都不會因此下降。
其次，高密度矽電容器有助於帶動高性能零組件的微型化發展，進而有效降低電子元件的功耗與成本。以 MIPS 新推的矽電容器而言，厚度僅 40µm，比起 MLCC 電容器薄得多。再者是極佳的漏電流（Leakage current）穩定性表現，對於傳統電容器而言，高溫、應力、充電電壓乃至介電質厚度都會對漏電流造成影響。由於矽電容器具備良好的絕緣性能及絕緣電阻值，因而成為耦合、阻隔及時序電路的最佳選擇。
此外，由於高溫矽電容器具備更低失效率（FIT Rate），因此比起故障率極高的傳統電容器，能提供更佳的可靠度與可用性。就村田製造作所網站指出，當前矽電容器可靠性可達 MLCC 電容器的10倍。
▲ IPDiA 矽電容器。（Source：DigiKey）
愛普科技說法，傳統電容通常放在電路板上，隨著高效能 SoC 的功耗愈高、電壓愈低，電容器因此被迫移至接腳側（land side），以便更靠近 SoC。但傳統 MLCC 電容器受限於體積與密度並無法滿足這樣的需求，這樣的重責大任便落到高密度、超薄的矽電容器身上。
尋求替代性介電質材料，解決有限最大電容值與漏電荷問題
不可諱言的，矽電容器當然也有一些值得改進的缺點，包括有限的最大電容值以及漏電荷問題。由於電容值會與二氧化矽介電質材料面積成正比，而與二氧化矽介電質的厚度成反比，因此電子元件製造商一直在縮減二氧化矽介電質的厚度，來滿足小型化和高密度微電子元件的需求。但偏偏二氧化矽介電質薄膜縮得愈薄，漏電荷的狀況反而會更嚴重，如此一來，電容器便難以儲存電荷。目前針對這兩個主要問題的解決之道，除改進製程外，重點會放在尋找替代性介電質。
拜矽電容器優勢所賜，矽電容器完全相容支援 MIS / MOS 後端技術，所以能做為被動整合平台的一部分。再者元件也適合以異質整合的方式結合 CMOS、MEMS、多晶片模組或覆晶接合（flip-chip）等各種技術，應用於系統級封裝（system in chip，SiP）或系統單晶片（system on chip，SoC）。元件且適用單顆晶片之表面黏著（SMD）電容器的開發。
▲ 射頻薄膜矽電容器架構圖。（Source ：AVX）
目前市場主要矽電容器供應商大致包括 AVX、MACOM Technology Solutions、Microchip Technology、Murata Manufacturing、Skyworks Solutions、台積電、TDK 及 Viking Tech 等公司。市調公司 Transparency Market Research 指出，2021 年全球矽電容市場規模約 15.8 億美元，預估 2022~2031 年年均複合成長率（CAGR）為 5.4%。相信不久的未來，矽電容器將會在網路、通訊、光通訊、醫療、車用及高可靠性用途等市場發光發熱。
（首圖來源：村田製作所）
科技新報粉絲團
加入好友
訂閱免費電子報
