第五代 1b 製程 DDR 良率未達標準，三星成立工作小組解決

韓國媒體 ZDNet Korea 報導，三星第五代 10 奈米級（1b）製程 DRAM 記憶體良率未達業界 80%~90% 一般目標，故三星 5 月成立專門工作小組解決。

三星 2023 年 5 月宣布第五代 10 奈米級（1b）製程 16Gb DDR5 量產，後又於 9 月宣布第五代 10 奈米級（1b）製程 32Gb DDR5 開發成功。代表三星可不用 TSV 矽穿孔，就能生產 128GB 高密度 DDR5 RDIMM 模組。

相較 TSV 矽穿孔 3DS DIMM，不用 TSV 矽穿孔記憶體模組功耗減少 10%，製造成本也顯著降低。第五代 10 奈米級（1b）製程 32Gb DDR5 顆粒三星視為將來主力產品，現在成立專門工作組，目的就是迅速提升良率。

三星還決定積極擴大第五代 10 奈米級（1b）製程 DRAM 產量，華城 15 和平澤 P2 晶圓廠將成為主要生產基地。平澤 P2 晶圓廠以生產第三代 10 奈米級 (1z ) 製程記憶體為主，未來還會升級製程。

三星計畫第五代 10 奈米級（1b）製程 DRAM 產能從每月四萬片，擴大到今年第三季七萬片，然後第四季到十萬片，2025 年更提升至 20 萬片，以因應市場需求。

(首圖來源：三星)