Tom′s Hardware 報導，台積電本月 IEEE 國際電子元件會議 (IEDM) 透露 2 奈米家族 N2 更多細節。N2 相同電壓可降低 24%~35% 功耗或提高 15% 效能，且電晶體密度比上代 3 奈米高 1.15 倍，是由台積電環繞式閘極 (GAA) 奈米片電晶體，以及 N2 NanoFlex 協同最佳化與其他增強功能達成。
台積電 GAA 奈米片電晶體允許設計人員調整通道寬度，平衡性能和功率效率，還增加 N2 NanoFlex 協同最佳化 (DTCO)，開發有最小面積和更高功率效率的電池，或對最大性能最佳化的電池。還包括跨越 200mV 範圍的六個電壓閾值 (6-Vt)，採台積電第三代基於偶極子的 n 型和 p 型偶極子整合。
N2 製程和裝置層面創新，不僅透過細化奈米片材厚度、結點、摻雜劑活化和應力工程提高電晶體驅動電流，還能降低有效電容 (Ceff)，以達成領先能效。這些改進使 N 型和 P 型奈米片電晶體 I/CV 速度分別提高 70% 和 110%。
另外與鰭式場效電晶體 (FinFET) 相較，N2 的 GAA 奈米片電晶體在 0.5V~0.6V 低電源電壓範圍，有明顯更好每瓦性能。製程和裝置最佳化可將時脈提升約 20%，並 0.5V 運行時待機功耗降低約 75%。整合 N2 NanoFlex 和多閾值電壓選項，為高邏輯密度節能處理器提供額外設計靈活性。
電晶體架構和 DTCO 優勢直接影響 SRAM 可擴展性，近年先進節點製程很難實現，但借助 N2 台積電成功達成約 38Mb/mm² 創紀錄 2 奈米 SRAM 密度。台積電還降低耗電量，GAA 奈米片電晶體有更嚴格的閾值電壓變化 (Vt-sigma)，與 N2 相較，高電流 (HC) 最小工作電壓 (Vmin) 降低約 20mV，高密度 (HD) 降低30mV~35mV，可到低至約 0.4V 穩定 SRAM 讀寫功能，同時保持平穩產量和可靠性。
除了新電晶體，台積電 N2 還採全新中段 (MoL)、後段 (BEOL) 和遠 BEOL 佈線，電阻降低 20%，提高性能效率。N2 的 MoL 現採無障礙鎢佈線，可將垂直閘極接觸 (VG) 電阻降低 55%，並將環形振盪器的頻率提高約 6.2%。第一個金屬層 (M1) 是一次 EUV 曝光就可創建，然後透過單一蝕刻步驟 (1P1E) 降低複雜性、減少光罩量，提高製程效率。台積電表示，M1 使用 EUV 1P1E 可將標準單元電容減少近 10%，並節省多個 EUV 光罩。N2 還可將金屬 (My) 和通孔 (Vy) 電阻降低 10%。
最後，N2 針對 HPC 額外功能包括超高性能 MiM ( SHP-MiM ) 電容器，可提供約200fF/mm² 電容，有助減少瞬態電壓降，達成更高最大工作頻率 (Fmax )。台積電 N2 還有新 Cu RDL 選項，有平面鈍化和 TSV，針對面對面和面對面 3D 堆疊最佳化，SoIC 鍵合節距為 4.5μm，成為可用功能。台積電指適用人工智慧、高效能運算甚至行動運算。台積電 2025 下半年量產 N2 製程。
(首圖來源：科技新報攝)
科技新報粉絲團
加入好友
訂閱免費電子報
