聯發科明年天璣 9500，傳採 2＋6 核心設計、台積 N3P 製程

市場消息傳出，聯發科明年推出的天璣 9500 將採用 2＋6 核心配置，繼續基於 Arm 的設計，包括 Cortex X930 和 Cortex A730，並採台積電 N3P 製程。外媒 WCCFtech 報導指出，聯發科天璣 9500 時脈速度可能比高通 Snapdragon 8 Elite 慢，也是高通轉向開發自家 Oryon 核心的原因之一。

由於 Arm CPU 設計未能跟上競爭對手的步伐，促使高通選擇開發自家 Oryon 核心。這一點在高通於陪審團作證時公開，且與天璣 9400 規格比較。

聯發科下代天璣 9500 效能核心預期最高時脈為 4.00GHz，而高通 Snapdragon 8 Elite 達 4.32GHz，且在散熱條件允許下可進一步提升至 4.57GHz，顯示高通 Oryon 核心設計的潛力與 Arm 參考設計的差異。

Arm 未發表 Cortex-X930 已用天璣 9500 測試，運行時脈為 4.00GHz。網友@curunnil 指出，天璣 9500 兩個 Cortex-X930 核心將以 4.00GHz 運作，其餘六個 Cortex-A730 核心時脈為 3.50GHz。整體表現比天璣 9400 好，採最高時脈 3.62GHz 的 Cortex-X925，但仍敗給 Snapdragon 8 Elite 的 Oryon 核心。

散熱條件良好下，Snapdragon 8 Elite 效能核心甚至可達 4.57GHz，與天璣 9400 的時脈相差近 1GHz。假設天璣 9500 的 Cortex-X930 未重大架構改良，時脈速度 4.00GHz 將使效能低於 Snapdragon 8 Elite。據傳明年 Snapdragon 8 Elite Gen 2 效能核心測試時脈可達 5.00GHz。

高通這項優勢可能來自自家設計策略，類似蘋果多年成功模式，也是為何 A18 與 A18 Pro 效能核心可跑到 4.04GHz。高通最近與 Arm 法律戰勝訴，很可能促使聯發科考慮另一種路線，即開發客製化 CPU。