應材近日推出兩款晶片製造系統，專為打造全球最先進邏輯晶片中的最微小特徵結構而設計。這些技術透過原子級的精度控制材料沉積，協助晶片製造商打造更快速、節能的電晶體，以支持全球 AI 基礎建設的擴張。
隨著 AI 運算需求急速攀升，全球領先的邏輯晶片製造商正於 2 奈米及更先進節點導入全新的環繞式閘極電晶體。應材指出，轉向環繞式閘極技術能在相同功耗下實現更高效能，相對也大幅提升製程複雜度。在環繞式閘極電晶體內部打造複雜的 3D 結構需要超過 500 道製程步驟，其中許多步驟需要採用全新的材料沉積技術，在趨近單一原子尺度的容許誤差範圍內，達到製程精準度、重複性與控制的嚴格要求。
對此，應材發表的兩款晶片製造系統，透過材料創新實現環繞式閘極電晶體中最複雜的結構。兩款設備分別是最新 PECVD 設備 以及 ALD 設備，這些設備都已獲先進晶圓代工與邏輯晶片製造商採用，應用於 2 奈米及更先進節點。
應材最新 PECVD 設備，可確保淺溝槽隔離的完整性
新一代 AI 圖形處理器（GPU）預計可在郵票大小的尺寸內整合超過 3,000 億個電晶體。若缺乏適當的隔離，電子便容易擴散至鄰近電晶體，進而產生寄生電容。這是一種電晶體間非預期的電子拖曳，會導致訊號傳遞減慢、耗能增加，並降低晶片的效能功耗比。
在先進電晶體架構中，淺溝槽隔離（Shallow Trench Isolation，簡稱 STI）技術用於電性上分隔相鄰電晶體。透過在電晶體之間的表面蝕刻出溝槽，再填入氧化矽等絕緣介電材料，將電荷限制於特定區域，防止漏電。然而，這些狹窄的隔離溝槽是環繞式閘極元件中最微小的結構之一，使得在大規模量產中維持隔離品質成為挑戰。這些溝槽形成後，晶片還需經歷許多後續製程步驟。隨著製程推進，這些步驟會逐步耗損氧化矽隔離材料，進而對整體晶片效能造成負面影響。
應材最新設備採業界首創的選擇性由下而上沉積製程，僅在溝槽中所需之處精準沉積氮化矽。此技術在氧化矽層上方沉積高密度氮化矽薄膜，有助於隔離結構承受後續製程步驟，避免淺溝槽隔離材料在製程中發生凹陷。此製程於低溫下運作，以避免對底層薄膜或結構造成任何損傷。
應材表示，藉由維持隔離溝槽的原始形狀與高度，該設備有助於確保一致的電性表現，降低寄生電容與漏電，並提升整體元件效能。目前該設備已獲領先的邏輯晶片製造商採用，應用於 2 奈米及更先進環繞式閘極製程節點。
應材原子層沉積技術，以原子級均勻性打造複雜金屬閘極結構
每個環繞式閘極電晶體皆為一個由多層金屬組成的閘極堆疊所控制的開關，這些金屬層共同決定電晶體開啟與關閉所需的臨界電壓。為因應從資料中心到邊緣端等各種 AI 工作負載的獨特需求，晶片製造商為設計人員提供多種電晶體選項，有的專為高速切換而設計，以追求最高效能；其他則以最低功耗為優先。要達成效能與功耗之間的取捨平衡，關鍵在於透過高精度金屬沉積技術，優化金屬閘極堆疊。
在環繞式閘極電晶體中，閘極堆疊必須完整包覆多層水平排列的奈米片，而這些奈米片之間的間距僅約 10 奈米，相當於人類頭髮寬度的萬分之一。閘極堆疊中的任何間隙或不均勻現象，都可能導致電晶體切換特性的變異，進而對晶片效能、功耗、可靠性與良率造成不利影響。傳統金屬沉積技術已難以滿足這些嚴苛的要求。
應材另一款 Endura Trillium 原子層沉積系統是一套整合材料解決方案，可在環繞式閘極電晶體最複雜的閘極堆疊中實現金屬的精準沉積。透過在單一平台中整合多道金屬沉積步驟，Trillium 讓晶片製造商得以靈活調控不同電晶體的臨界電壓。
應材指出，Trillium 採用經市場驗證的 Endura平台，可建立並維持極高真空環境，保護晶圓免受潔淨室大氣中的雜質污染，對於在矽奈米片之間的極微小空間內沉積多種材料時至關重要。透過實現金屬閘極堆疊層的埃米級厚度控制，Trillium 原子層沉積技術為先進環繞式閘極電晶體提供所需的可調性與可靠性，同時提升電晶體效能、優化功耗並增強整體穩定性。
應材 Trillium 原子層沉積系統在多個世代 FinFET 製程節點中，一直是金屬閘極堆疊沉積的業界標竿。此系統專為環繞式閘極應用量身打造，導入的全新功能可支援更薄的功函數金屬及無體積偶極材料，以解決環繞式閘極結構空間受限的挑戰。目前 Trillium 已獲領先的邏輯晶片製造商採用，應用於 2 奈米及更先進的環繞式閘極製程節點。
（首圖來源：應材）
科技新報粉絲團
加入好友
訂閱免費電子報
