綜合中媒報導，科創板日報據知情人士獲悉，將於 2026 年秋季發布的華為 Mate 90 系列手機，計畫搭載基於「韜（τ）定律」的新麒麟晶片。
華為於今年5月發表了韜定律，其目標是以系統性降低時間常數τ為核心，透過邏輯摺疊（LogicFolding）等技術，持續壓縮晶片內部的訓號傳播時延，進而不斷提升電晶體密度，實現半導體與電子系統的持續演進。而將於今年秋季面世的麒麟晶片，率先採用了邏輯摺疊技術，性能大幅提升。
中國科學院科技論文預發布平台ChinaXiv顯示，華為董事、半導體業務部總裁何庭波於7月3日發布《面向多層級電子系統的時間縮微理論》（韜定律）V2版本。新版論文在原有理論框架基礎上，補充了大量工程落地細節、實測量化數據與產品演進路線，進一步完善了以時間常數τ為核心的後摩爾時代縮放理論體系。
根據論文披露數據顯示，與2025年的麒麟9030 Pro基線相比，麒麟2026採用了LogicFolding雙層邏輯摺疊，使得電晶體密度從155MTr/mm²大幅提升至238MTr/mm²，提升了約53.5%。《科創板日報》從知情人士處獲悉，華為Mate 90系列將採用新麒麟晶片，也就是論文中所提到的麒麟2026。
（Source：ChinaXiv）
何庭波在最新論文中提到，未來十年間，邏輯摺疊預計將從局部的關鍵路徑摺疊演進為全面的、多層級的摺疊，每個封裝內將整合三層、四層乃至更多的有源層。與此同時，邏輯摺疊使麒麟晶片能夠大幅提升CPU核心頻率，並為邁向4GHz及更高頻率鋪平道路。論文並披露，大約在2030年，AI晶片昇騰990將把LogicFolding引入AI加速器類別；到2035年，硬體整合度預計將增加超過100倍，其中τ的縮減分布在堆疊的每一層，而非集中在器件層面。
據何庭波先前透露，基於韜定律，華為已設計並量產了381款晶片，服務於行動、AI、汽車、工業和基礎設施市場。
（本文由 MoneyDJ新聞 授權轉載；首圖來源：shutterstock）
科技新報粉絲團
加入好友
訂閱免費電子報
