台積工程師稱最近 2 奈米良率提升 6%，為客戶省數十億美元

台積電明年下半年開始量產 N2 製程，努力降低變異性和缺陷密度打磨技術，進而提高良率。台積電員工在 X 平台上表示，團隊已成功將測試晶片良率提高 6%，為客戶節省數十億美元。

X 平台網友 Dr. Kim（@I_loves_deep_nn）自稱是台積電員工，但未透露改善的是 SRAM 測試晶片還是邏輯測試晶片的良率。外媒 Tom’s Hardware 認為，台積電明年 1 月才開始提供 2 奈米技術的 shuttle 測試晶圓服務，現在不太可能改善 2 奈米製造最終實際晶片原型的良率。

I increased the yield of our 2 nm process by 6% creating billions in savings for our customers https://t.co/eoyJRRHA4V

— Dr. Kim (김서연) (@I_loves_deep_nn) December 1, 2024

台積電 N2 製程採用 GAA 奈米電晶體的製程，可大幅降低功耗、提升效能和電晶體密度，不僅尺寸小於 3 奈米FinFET 電晶體管，還能在不影響效能的情況下，改善靜電控制和減少漏電，實現更小高密度 SRAM 位元單元。它們的設計增強閾值電壓調整，確保能可靠運作，使邏輯電晶體和 SRAM 單元進一步小型化。

與 N3E 製程晶片相比，在相同電晶體數量和頻率下，N2 製程耗電量減少 25%~30%，在相同電晶體數量和耗電量下效能可提升 10%~15%，在維持相同速度和耗電量的情況下電晶體密度可提升 15%。