台積電與開放創新平台設計生態環境夥伴聯手推出16FinFET及3D積體電路參考流程

作者 | 發布日期 2013 年 09 月 17 日 20:59 | 分類 市場動態 , 晶片 , 會員專區 line share Linkedin share follow us in feedly line share
Loading...
台積電與開放創新平台設計生態環境夥伴聯手推出16FinFET及3D積體電路參考流程

台灣半導體大廠台積電(TSMC) 9月17日宣佈,在開放創新平台(Open Innovation Platform, OIP)架構下成功推出三套全新經過矽晶驗證的參考流程,協助客戶實現16FinFET系統單晶片(SoC)與三維晶片堆疊封裝設計,電子設計自動化領導廠商與台積公司已透過多種晶片測試載具合作開發並完成這些參考流程的驗證。

台積電全新的參考流程如下:

本篇文章將帶你了解 :
  • 台積電與開放創新平台設計生態環境夥伴聯手推出16FinFET及3D積體電路參考流程
  • 想請我們喝幾杯咖啡?

    icon-tag

    每杯咖啡 65 元

    icon-coffee x 1
    icon-coffee x 3
    icon-coffee x 5
    icon-coffee x

    您的咖啡贊助將是讓我們持續走下去的動力

    總金額共新臺幣 0
    《關於請喝咖啡的 Q & A》