隨著 AI 伺服器運算需求的高速增長，資料傳輸的延遲與功耗成為業界急需克服的關鍵瓶頸。為突破傳統銅線的物理極限，緊湊型通用光子引擎（COUPE）與光電共封裝（CPO）技術正成為新世代 AI 基礎設施的核心解方，也成為半導體業界關注的焦點。期待透過將光學元件與核心邏輯晶片的距離大幅縮短，未來的伺服器傳輸將迎來延遲降低最高達 95% 的驚人躍進。
期待能突破銅線極限，光學傳輸深入伺服器核心，針對緊湊型通用光子引擎（COUPE）與光電共封裝（CPO）技術，台積電在年度技術論壇上也做出了相關說明。
台積電表示，在典型的AI伺服器架構中，運算托盤內的GPU與負責資料分配的交換器（Switch）之間傳統上多依賴銅線連接，而交換器與交換器之間則已廣泛採用光學傳輸。為進一步提升整體傳輸效能，業界積極推動緊湊型光學封裝（COP），其核心理念是「盡可能以光學傳輸取代銅線」，甚至在電路板上最後的幾公分也改採光學連接。
台積電業務開發組織副總經理袁立本指出，這項技術的核心在於利用SOIC（系統整合晶片）技術，將普通的邏輯晶片（即電子積體電路，EIC）與光學晶片（PIC）進行緊密整合。當光訊號進入後，這兩種晶片會互相協作，將光訊號翻譯成電訊號再輸出給核心的GPU。
封裝技術三部曲：從插拔式到中介層的終極躍進
矽光子封裝技術的演進可分為三個重要階段：
- 插拔式與電路板層級（On-PCB）：此為2025年的主流與現有方案，光電轉換後仍需透過銅線行經較長的電路板與晶片基板，雖然已有進步但傳輸距離仍相對較長。
- 基板層級（On-Substrate）：2026年下半年的重大進展，是將光學轉換元件從電路板移入晶片封裝的基板上。僅僅是縮短這段微小的實體距離，就帶來了顯著的效能躍升。數據顯示，在基板上搭載COUPE技術的CPO，可提供傳統銅線4倍的功耗效率，並將傳輸延遲大幅減少高達90%。
- 中介層層級（On-Interposer）：這是技術發展的下一步，也是進階效能的關鍵。透過在中介層上使用COUPE技術，將光學元件推得離核心運算單元更近，預計可實現10倍的功耗效率與高達95%的延遲減少。專家解釋，下一階段的傳輸速率提升，並非來自光學速度本身的改變，而是因為電訊號轉換後的實體傳輸距離更貼近邏輯運算核心。
根據台積電的最新研發進度，搭載COUPE技術的全球首個200Gbps微環調變器（MRM）預計將於2026年進入量產。在優異的製程控制下，採用該技術的MRM能實現低於1E-08的極低位元誤差率。展望未來，業界將持續擴展技術量能，朝向400Gbps調變器、多波長技術與多列光纖陣列單元發展，終極目標是在2030年實現高達4Tbps/mm的頻寬密度。
儘管目前的CPO技術主要仍應用於交換器上的資料溝通，但包括廣達等業界專家的「終極夢想」，是能讓光訊號直接跨越交換器進入GPU。隨著3D Fabric等先進封裝技術持續推進，未來我們將有望看到高頻寬記憶體（HBM）、邏輯晶片與光學封裝在同一架構中完美堆疊，為下一代AI運算奠定無與倫比的硬體基石。
(首圖來源：台積電提供)
科技新報粉絲團
加入好友
訂閱免費電子報
