Tag Archives: 先進封裝

美國先進半導體仍依賴台灣，台積電亞利桑那州廠晶圓運回台封裝
作者 |發布日期 2025 年 06 月 30 日 12:15 |
line share
Linkedin share
line share
分類 AI 人工智慧 , IC 設計 , 半導體

美國總統川普上任後積極布局半導體本土製造計畫，藉由關稅壓力持續要求國外半導體製造大廠前往美國設置產線，強化美國本土半導體收產能力，晶圓代工龍頭台積電總計就將投資 1,650 億美元的天價在美國設立半導體產線。然而，即便台積電亞利桑那州第一座晶圓廠已經開始動工生產 4 奈米節點製程，但整體美國半導體供應鏈尚未完全自給自足。根據外媒報導，台積電亞利桑那州第一期晶圓廠所生產的晶片正在被送回台灣進行封裝，以滿足來自人工智慧市場的巨大需求。

繼續閱讀..

日月光半導體向牧德購入機器設備，一年累計金額達 3.398 億元
作者 |發布日期 2025 年 06 月 19 日 16:20 |
line share
Linkedin share
line share
分類 半導體 , 封裝測試 , 材料、設備

封裝測試龍頭日月光投控宣布，子公司日月光半導體製造股份有限公司（以下稱「日月光半導體」）經其董事會決議通過，向關係人牧德科技股份有限公司（以下稱「牧德」）購入自動光學檢測 (AOI) 及自動外觀檢測 (AVI) 等機器設備，以因應日月光半導體未來產能擴充之需求，雙方依照詢比議價累計過去一年之未稅交易金額為新台幣 339,809 仟元。

繼續閱讀..

挑戰台積電？ 華為新專利「四晶片封裝」曝光，昇騰 910D 恐迎突破
作者 |發布日期 2025 年 06 月 16 日 17:15 |
line share
Linkedin share
line share
分類 AI 人工智慧 , 中國觀察 , 封裝測試

華為近期申請「四晶片」（quad-chiplet）封裝設計專利，可能用於下代 AI 加速器昇騰 910D（Ascend 910D）。外媒 Tom′s Hardware 指出，四晶片組設計明顯與 NVIDIA Rubin Ultra 架構相似，但華為似乎在開發先進封裝。若成功，華為不僅繞過美國出口制裁與台積電一較高下，還可能追上 NVIDIA AI GPU。 繼續閱讀..

日月光具備矽通孔 FOCoS-Bridge 封裝技術，使 AI/HPC 應用功率損耗減三倍
作者 |發布日期 2025 年 05 月 29 日 16:15 |
line share
Linkedin share
line share
分類 AI 人工智慧 , 半導體 , 封裝測試

日月光半導體宣布推出具備矽通孔 (TSV) 的扇出型基板上晶片橋接技術 (FOCoS-Bridge)，推動人工智慧 (AI) 技術發展，並加速 AI 對全球生活的深遠影響。日月光 FOCoS-Bridge 利用 TSV 提供更短的傳輸路徑，實現更高的 I/O 密度與更好的散熱效能，滿足日益增長的頻寬需求。 TSV 的整合擴展了日月光 VIPack FOCoS-Bridge 的技術能力，可在 AI 和高效能運算 (HPC) 應用需求空前高漲的時候提供關鍵的能源效率。

繼續閱讀..

台積電張曉強：2 奈米第一年採用度是 3 / 5 奈米兩倍，第二年四倍
作者 |發布日期 2025 年 05 月 15 日 16:10 |
line share
Linkedin share
line share
分類 半導體 , 封裝測試 , 晶圓

2025 台積電技術論壇台北場演講，業務開發及全球業務的資深副總經理暨副共同營運長張曉強表示，半導體業正經歷非常重要的戰略變革。以他業界 30 年經驗來說，仍對半導體未來充滿信心。要理解市場，最重要的是關注長期發展趨勢，這些趨勢是由基礎技術、商業或經濟所決定，而非短期市場動盪。

繼續閱讀..

2024 全球封測前十大營收出爐，中國業者年成長達雙位數，市場格局加速重塑
作者 |發布日期 2025 年 05 月 13 日 14:37 |
line share
Linkedin share
line share
分類 半導體 , 國際貿易 , 封裝測試

TrendForce 最新半導體封測研究報告，2024 年全球封測（OSAT）市場面臨技術升級和產業重組的雙重挑戰。從營收分析，日月光控股、Amkor 維持領先，值得關注的是，得益政策支持和本地需求帶動，長電科技和天水華天等中國封測廠營收皆呈雙位數成長，對既有市場格局構成強大挑戰。 繼續閱讀..

是德科技 EDA 解決小晶片與 3DIC 先進封裝互連挑戰，支援 Intel 18A 製程
作者 |發布日期 2025 年 05 月 06 日 14:45 |
line share
Linkedin share
line share
分類 IC 設計 , 半導體 , 封裝測試

隨著 AI 與資料中心工作負載的複雜度持續增加，確保小晶片與 3DIC 之間的可靠通訊變得越來越關鍵。高速資料傳輸和高效率電源傳輸對於滿足次世代半導體應用的效能需求至關重要。半導體產業透過新興的開放式標準來解決這些挑戰，例如通用小晶片互連（UCIe）和 Bunch of Wires（BoW）。這些標準為先進 2.5D/3D 或積層/有機封裝中的小晶片與 3DIC 定義互連通訊協定，實現不同設計平台之間的一致性及高品質的整合。

繼續閱讀..