宜特小學堂 – SiP 系統級構裝出現故障 兇手會是誰 |
作者
TechNews|發布日期
2022 年 04 月 12 日 9:00 |
|
Tag Archives: 宜特科技
宜特小學堂：先進製程晶片局部去層找 Defect 可用何種工具 |
|
作者
TechNews|發布日期
2022 年 03 月 24 日 9:00 |
|
您擔心您的樣品在 delayer 過程傷到目標區，或者樣品研磨時均勻性不佳，影響觀察重點嗎?
如何利用現成晶片變身為測試治具 |
|
作者
TechNews|發布日期
2022 年 01 月 05 日 10:00 |
|
研發階段，想要製作少量的封裝體進行後續測試，卻找不到廠商可以配合，或者一般陶瓷封裝材料亦不適合測試用的治具（socket），該如何解決？
成本控管新趨勢 LTS 製程如何讓企業達到雙贏 |
|
作者
TechNews|發布日期
2021 年 12 月 14 日 12:00 |
|
筆電大廠 聯想、CPU 大廠 Intel 早在 2017 年提出低溫焊接製程（LTS），低溫需求為何值得我們現在關注? 以及未來幾年 LTS 真的會成為消費型產品的主流嗎？
邁向碳中和之路 低溫焊錫（LTS）技術應用 |
|
作者
TechNews|發布日期
2021 年 12 月 02 日 12:00 |
|
在全世界共同追求碳中和的聲浪中，蘋果公司已在《2020環境進展報告》中表示，為了實現碳中和，計畫將所有業務、生產供應鏈及產品生命週期的淨碳排放量降為零。中國近期也因應碳中和，嚴格執行「能耗雙控」政策，在十多個省區實施限電。碳中和已不僅是各國的環保議題，更成為產業必然發展趨勢，如何在這個潮流中站穩腳步並找出新方向，是整個產業鏈都需要面對的議題。
宜特與德凱宜特共推 LTS 低溫焊接製程驗證平台 |
|
作者
TechNews|發布日期
2021 年 11 月 16 日 12:00 |
|
節能大浪潮即將來襲，終端品牌大廠為了因應環境永續議題，近年開始制定碳排目標，並要求下游供應鏈共同節能減碳；為協助客戶達成減碳目標，宜特科技與德凱宜特今日（11/16）共同宣布，推出「低溫焊接製程驗證平台（Low Temperature Soldering, 簡稱 LTS）」，近期，宜特與德凱宜特紛紛接到從終端品牌大廠、系統組裝廠、PCB 板廠以至 CPU、GPU 晶片大廠，都前來詢問是否能夠進行LTS 驗證測試。產業鏈上下游都已啟動，代表導入 LTS 已是必要作為，預期 2022 年將會大幅成長，相關供應鏈必須加緊腳步。
宜特獲經濟部頒發「第7屆國家產業創新獎」殊榮 |
|
作者
TechNews|發布日期
2021 年 11 月 11 日 12:37 |
|
台灣首家提供半導體驗證分析解決方案的民間企業-宜特科技，以研發、技術、產品、製程、組織、
Flip Chip QFN 晶片異常點如何找 |
|
作者
TechNews|發布日期
2021 年 11 月 02 日 10:00 |
|
“FCQFN（Flip chip QFN）電源 IC 發生異常，該如何妥善運用失效分析工具，速找異常點?”
板階可靠度 BLR 對 IC 設計工程師有多重要？ |
|
作者
TechNews|發布日期
2021 年 10 月 18 日 10:00 |
|
IC 晶片本身可靠度沒問題，組裝於 PCB 時卻出現 Fail，原來是錫球焊接出了問題，如何預防?
昇陽半告宜特專利侵權案，最高法院駁回昇陽半三審上訴，全案終結 |
|
作者
TechNews|發布日期
2021 年 10 月 14 日 14:48 |
|
昇陽國際半導體（下稱「昇陽半」)對宜特科技股份有限公司（下稱「宜特」）提起之專利侵權官司的上訴，經一審、二審智慧財產法院審理後判決昇陽半專利無效後，昇陽半不服判決，向最高法院提起三審上訴，最高法院駁回上訴，全案終結，昇陽半 I588880 號之「晶圓薄化製程」專利確定無效。
層層 Delayer SEM 卻仍找不到異常點 靠它解 |
|
作者
TechNews|發布日期
2021 年 09 月 28 日 12:00 |
|
如何利用表面分析工具，抓出半導體製程缺陷 |
|
作者
TechNews|發布日期
2021 年 09 月 14 日 12:00 |
|
現在面臨的失效現象，到底要用什麼工具找到汙染缺陷點？以及那些汙染缺陷，一定得用表面分析工具才能找到嗎？
本篇要告訴大家如何選擇適當表面分析工具，抓出製程缺陷。
如何驗證被動元件硫化腐蝕 符合 ANSI/EIA-977 標準 |
|
作者
TechNews|發布日期
2021 年 08 月 17 日 10:00 |
|
為什麼需要驗證被動元件的硫化腐蝕? 而被動元件發生硫化腐蝕的失效機理又為何? 以及如何符合 ANSI/EIA-977 試驗標準?
降低翹曲 Warpage 變形量就靠低溫焊接 LTS 製程 |
|
作者
TechNews|發布日期
2021 年 07 月 27 日 12:00 |
|
IC 上板 SMT 後，可靠度試驗卻過不了，原來是翹曲（warpage）導致空焊、早夭等現象，是否有特殊製程，可以降低 warpage 變形量呢?
繼續閱讀..
5 奈米晶片 FIB 電路修補 到底難在哪？ |
|
作者
TechNews|發布日期
2021 年 07 月 12 日 12:00 |
|
7 奈米、5 奈米的晶片金屬線徑微小、金屬間距極窄，修補過程中如何維持電性完整正確？
隨著摩爾定律，目前市面上可見到的晶片已從 10 奈米、7 奈米不斷微縮 5 奈米製程，宜特 FIB 電路修補實驗室，陸續收到 5 奈米（nm）製程，必須從晶背進行電路修改樣品。這是從 2018 年首度完成 7 奈米（nm）製程的樣品後，再次挑戰更先進製程的電路修補，並成功的完成挑戰，協助客戶進行晶片性能優化，加速產品上市。宜特科技將與您分享，如何藉由多年的成功經驗，完成 7 奈米、5 奈米等級以下的先進製程 IC 晶背電路修補技術。
