【半導體科普】IC 功能的關鍵,複雜繁瑣的晶片設計流程

作者 | 發布日期 2015 年 08 月 01 日 0:00 | 分類 晶片 , 精選 , 零組件 follow us in feedly
Flickr/Rob Bulmahn

在前面已經介紹過晶片製造的過程就如同用樂高蓋房子一樣,先有晶圓作為地基,再層層往上疊的晶片製造流程後,就可產出必要的 IC 晶片。然而,沒有設計圖,擁有再強製造能力都沒有用,因此,建築師的角色相當重要。但是 IC 設計中的建築師究竟是誰呢?本文接下來要針對 IC 設計做介紹。



在 IC 生產流程中,IC 多由專業 IC 設計公司進行規劃、設計,像是聯發科、高通、Intel 等知名大廠,都自行設計各自的 IC 晶片,提供不同規格、效能的晶片給下游廠商選擇。因為 IC 是由各廠自行設計,所以 IC 設計十分仰賴工程師的技術,工程師的素質影響著一間企業的價值。然而,工程師們在設計一顆 IC 晶片時,究竟有那些步驟?設計流程可以簡單分成如下。

IC 01

設計第一步,訂定目標

在 IC 設計中,最重要的步驟就是規格制定。這個步驟就像是在設計建築前,先決定要幾間房間、浴室,有什麼建築法規需要遵守,在確定好所有的功能之後在進行設計,這樣才不用再花額外的時間進行後續修改。IC 設計也需要經過類似的步驟,才能確保設計出來的晶片不會有任何差錯。

規格制定的第一步便是確定 IC 的目的、效能為何,對大方向做設定。接著是察看有哪些協定要符合,像無線網卡的晶片就需要符合 IEEE 802.11 等規範,不然,這晶片將無法和市面上的產品相容,使它無法和其他設備連線。最後則是確立這顆 IC 的實作方法,將不同功能分配成不同的單元,並確立不同單元間連結的方法,如此便完成規格的制定。

設計完規格後,接著就是設計晶片的細節了。這個步驟就像初步記下建築的規畫,將整體輪廓描繪出來,方便後續製圖。在 IC 晶片中,便是使用硬體描述語言(HDL)將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等,藉由程式碼便可輕易地將一顆 IC 地功能表達出來。接著就是檢查程式功能的正確性並持續修改,直到它滿足期望的功能為止。

IC 02

▲ 32 bits 加法器的 Verilog 範例。

有了電腦,事情都變得容易

有了完整規畫後,接下來便是畫出平面的設計藍圖。在 IC 設計中,邏輯合成這個步驟便是將確定無誤的 HDL code,放入電子設計自動化工具(EDA tool),讓電腦將 HDL code 轉換成邏輯電路,產生如下的電路圖。之後,反覆的確定此邏輯閘設計圖是否符合規格並修改,直到功能正確為止。

IC 03

▲ 控制單元合成後的結果。

最後,將合成完的程式碼再放入另一套 EDA tool,進行電路布局與繞線(Place And Route)。在經過不斷的檢測後,便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色,每種不同的顏色就代表著一張光罩。至於光罩究竟要如何運用呢?

IC 04

▲ 常用的演算晶片- FFT 晶片,完成電路布局與繞線的結果。

層層光罩,疊起一顆晶片

首先,目前已經知道一顆 IC 會產生多張的光罩,這些光罩有上下層的分別,每層有各自的任務。下圖為簡單的光罩例子,以積體電路中最基本的元件 CMOS 為範例,CMOS 全名為互補式金屬氧化物半導體(Complementary metal–oxide–semiconductor),也就是將 NMOS 和 PMOS 兩者做結合,形成 CMOS。至於什麼是金屬氧化物半導體(MOS)?這種在晶片中廣泛使用的元件比較難說明,一般讀者也較難弄清,在這裡就不多加細究。

下圖中,左邊就是經過電路布局與繞線後形成的電路圖,在前面已經知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。製作是,便由底層開始,依循上一篇 IC 晶片的製造中所提的方法,逐層製作,最後便會產生期望的晶片了。

IC 05

至此,對於 IC 設計應該有初步的瞭解,整體看來就很清楚 IC 設計是一門非常複雜的專業,也多虧了電腦輔助軟體的成熟,讓 IC 設計得以加速。IC 設計廠十分依賴工程師的智慧,這裡所述的每個步驟都有其專門的知識,皆可獨立成多門專業的課程,像是撰寫硬體描述語言就不單純的只需要熟悉程式語言,還需要瞭解邏輯電路是如何運作、如何將所需的演算法轉換成程式、合成軟體是如何將程式轉換成邏輯閘等問題。

在瞭解 IC 設計師如同建築師,晶圓代工廠是建築營造廠之後,接下來該暸解最終如何把晶片包裝成一般使用者所熟知的外觀,也就是「封裝」。在下一篇中,將介紹 IC 封裝是什麼以及幾個重要的技術。

(首圖來源:Flickr/Rob Bulmahn CC BY 2.0)

延伸閱讀:

關鍵字: , , , ,

發表迴響