前進 5G 三大關鍵,晶片封裝可靠度難題如何解

作者 | 發布日期 2020 年 06 月 02 日 9:30 | 分類 晶片 , 材料、設備 , 零組件 Telegram share ! follow us in feedly


COVID-19 疫情重創全世界經濟,5G 智慧型手機可能因 COVID-19 遞延新機上市時程,不過全球各國進行 5G 商轉腳步不停歇,5G 需求只是遞延,並未消失。當 5G 進入高速發展階段,相關裝置預期將在 COVID-19 疫情緩和之際大舉出現市面,包括網路基礎建設、連網設備和節點、行動終端等。這場 5G 軍備競賽勢不可擋,相關上中下游供應鏈廠商如火如荼做好準備。

5G 網路速率更快、使用頻段更高、連結規模更大、網路延遲更低、連網可靠性更高,這些技術規格的全面提升,使產品設計難度大幅提高。如何達成效能目標,除從晶片、架構、系統設計等層面提升外,更需要透過良好的產品驗證測試及分析,方能協助達成 5G 的技術目標。

先進封裝技術,滿足 5G 晶片效能需求

5G 技術致力於更快的傳輸速度、龐大的資訊傳遞及低延遲的特性,對於製程技術的需求更勝以往,如何能夠讓產品效能更上一層樓,可以從以下兩個方向共同發展:

  • 製程微縮:能在有限的空間內提升運算速度。
  • 先進封裝:藉由先進封裝解決產品尺寸過大、耗電及散熱等問題,並利用封裝方式將天線埋入終端產品以提升傳輸速度。

因製程微縮,設備建置成本、良率與技術的難度也隨之增高,故此朝向「先進封裝」方向達到提升效能、改善製程成本與物理限制,是目前的主流。

終端裝置的高階封裝需求

終端裝置包含應用在手機及筆記型電腦(NB)的部分,如以 5G 手機為例,應用講求輕薄短小、傳輸快速,且整體效能取決於核心的應用處理器 AP(Application Processor)晶片。當然隨著 5G 高頻波段啟用,負責傳輸訊號的天線設計也須隨之改變。以下將針對應用處理器與天線進一步說明:

1. 5G 手機的應用處理器(Application Processor,AP)

AP 性能提升除了晶圓製程微縮,就是依靠封裝技術協助。形式主要是以 POP(Package on package)封裝為主,藉由 POP 堆疊 DRAM 能有效提升晶片間的傳輸效率並減少所需的體積。連接方式從傳統的打線(wire bonding)、覆晶(Filp chip)一路演進到目前的扇出型(Fan-out)封裝。扇出型封裝主要是利用 RDL 佈線減少使用載板(substrate),如下圖所示:

藉此減少載板的使用,間接達到效能提升、改善散熱、降低產品尺寸及成本的目的,因此 AP 的 IC 選擇,多以 Fan out POP(Package on package)封裝型式為主。

2. 天線

隨著 5G 將高頻毫米波頻段導入商用,使 5G 訊號從 1GHz 以下延伸至超過 30GHz,裝置對天線的需求更勝以往,使天線尺寸、路徑損耗及訊號的完整性必須加以考慮。

  • 天線尺寸:由於天線體積取決於頻率,隨著更高頻波段毫米波(mmWave)的使用,天線將能有效縮小尺寸至毫米等級。
  • 訊號完整性:透過增加天線數量進行發送及接受訊號,能使資料傳輸速度更快、更精確。
  • 路徑損耗:高頻波段穿透性強,但穿透所造成的能量耗損及干擾,會使有效傳輸距離變短。

因此在天線數量激增、可用面積維持不變的情況,天線封裝(Antenna in Package,AiP)封裝型式,則成為目前廠商的最佳解決方案,AiP 主要採 SiP(System in Package)或 PoP 結構,將 RF 晶片置入封裝以達到縮小體積、減少傳輸距離,以降低訊號傳輸時造成耗損之目的。結構上可利用 RF 晶片的位置將結構區分成兩種,一種是包含在 substrate 內部的結構,另一種則是將 RFIC 置於 substrate 外側的結構。

雲端裝置的高階封裝需求

雲端裝置包含基地台及伺服器的應用,由於需處理龐大的資料訊息,著重在效能及散熱方面,因此以高速運算(HPC)晶片為主,多採用 2.5D / 3D 大型整合型封裝結構,提升訊號傳遞的速度與品質。

主要是藉由 PCB substrate、Silicon interposer、RDL 的重新組合當作晶片之間溝通的橋梁,對比傳統 substrate 線距可縮小 4~5 倍,如下圖所示:

線寬、線距縮小能有效增加封裝的 pin count 及縮短訊號延遲時間,提升整體系統效能。

5G 晶片異質整合當道,不可忽視背後的技術挑戰與可靠度

封裝結構、材料的改變將會影響可靠度生產的結果,例如,熱膨脹係數不匹配(CTE mismatch)、翹曲(warpage)、表面黏著技術(SMT)狀況等導致板階可靠度(Board Level Reliability)異常,都是常見的問題。

技術挑戰

1. 熱膨脹係數不匹配(CTE mismatch)

不同的材料具有不同的熱膨脹係數(coefficients of thermal expansion,CTE),隨著溫度的變化使材料膨脹狀況不一,因此會產生材料應力(material stress)。由於 5G 封裝內堆疊多種異質晶片,應力釋放的過程將更容易導致裂痕或脫層現象,並影響晶片運作。

「熱」永遠是產品可靠度的第一殺手,特別是同一封裝納入不同晶片的溫度耐受度不一,晶片外部溫度、系統溫度也會產生影響。

2. 翹曲(Warpage)

由於 5G 先進封裝異質整合晶片堆疊較以往複雜,且封裝體積有擴大趨勢,容易導致 substrate 嚴重翹曲。特別是在進行表面黏著技術(SMT)時,因高溫使得翹曲更加嚴重導致無法順利焊接於 PCB 板。除此之外 warpage 也可能導致雙球(Head in Pillow)的現象,進而造成可靠度測試早夭的問題。

3. 其他

高功率、高效能的產品主要是利用 2.5DIC、3DIC 封裝,因此需考量散熱及 warpage 問題,通常會搭配散熱蓋(heat sink)設計同步解決問題,但因重量較重,SMT 過程中容易將錫球壓扁導致短路(bridge)等問題。

5G 先進封裝晶片驗證分析

基於 5G 先進封裝晶片的特性,所以研發設計階段,包括先進封裝晶片翹曲的程度、異質材料整合的材料分析、在錫球表面黏著(SMT)狀況,以及溫度變化下,是否對錫球、矽中介層接合有影響等,都需要細部驗證。

1. 嚴重翹曲導致 SMT 失效、測試問題

先進封裝產品內部設計複雜度提高、尺寸擴大,導致產品翹曲程度變嚴重,結果會影響 SMT 上件困難度及測試 socket 接觸不良等問題

針對此問題,宜特備有量測翹曲的設備(Shadow moire),可模擬回流焊(reflow)過程元件與 PCB 的翹曲程度,藉此調整 SMT 參數設定,確保 SMT 過程有良好焊接品質。

2. CTE mismatch驗證

元件在長期運作下,因環境溫濕度改變,材料交界處常因 CTE mismatch 產生內應力,進而造成脫層及裂痕影響元件運作。可藉由進行環境可靠度的測試,包括 uHAST、TCT、Multi-reflow 等模擬實際使用狀況,以確保未來變更材料、改變設計時,元件依舊能良好運作。

對此宜特提供可靠度測試規範的諮詢,以及失效後一連串分析服務,以協助客戶釐清元件異常的可能原因。

3. 先進封裝結構複雜,難以用常規手法檢測

封裝結構改變導致可靠度驗證後,針對脫層等無法電測出的異常難以常規手法(2D xray、SAT、FIB 等)直接檢測,對此宜特可針對不同封裝結構,提供完整的建議,如 2.5DIC 封裝進行 reflow 後確認散熱膏是否有脫層等。

針對此問題,宜特獨家的手法是利用特殊樣品製備將散熱蓋減薄再進行 PFIB 觀察(可參考《晶片散熱膠(TIM)異常點難尋 這一獨家檢測手法 Defect速現形》一文)。

若您對先進封裝在 5G 的應用與驗證手法有興趣,或是想更了解相關知識細節,進一步洽詢請電 +886-3-579-9909 分機 1068 邱小姐,信箱:Marketing_tw@istgroup.com