3D 封裝技術突破,促使代工封測廠積極投入研發

作者 | 發布日期 2019 年 08 月 13 日 9:00 | 分類 晶圓 , 晶片 , 零組件 Telegram share ! follow us in feedly


針對 HPC 晶片封裝技術,台積電已在 2019 年 6 月日本 VLSI 技術及電路研討會(2019 Symposia on VLSI Technology & Circuits),提出新型態 SoIC(System on Integrated Chips)3D 封裝技術論文;透過微縮凸塊(Bumping)密度,提升 CPU / GPU 處理器與記憶體間整體運算速度。整體而言,期望藉由 SoIC 封裝技術持續延伸,並當作台積電於 InFO(Integrated Fan-out)、CoWoS(Chip on Wafer on Substrate)後端先進封裝之全新解決方案。