新思科技攜手台積電針對 N5 製程開發廣泛 IP 解決方案

作者 | 發布日期 2021 年 06 月 15 日 16:00 | 分類 IC 設計 , 晶圓 , 晶片 Telegram share ! follow us in feedly


矽智財權企業新思科技(Synopsys)15 日宣布,廣泛 DesignWare 介面、邏輯庫 (Logic Library)、嵌入式記憶體 (Embedded Memory) 和 PVT 監視器 IP 解決方案,讓客戶在晶圓代工龍頭 N5 製程實現多項首度通過矽晶設計成功案例 (first-pass silicon success),而目前已獲得 20 多家領先的半導體公司採用。

新思科技表示,半導體廠商選擇 DesignWare IP 解決方案,以滿足先進車用 ADAS 和資訊娛樂、AI 加速器、伺服器、網路和行動系統單晶片 (SoC) 設計對功耗、效能與面積 (PPA) 的嚴格要求。有了多項客戶矽晶設計成功的經驗,新思科技 DesignWare IP 和 VC 驗證 IP 獲得業界廣泛採用,讓設計人員在整合 IP 時能更具信心,並大幅降低 SoC 整合的風險。

新思科技廣泛的 DesignWare IP 產品組合包括邏輯庫、嵌入式記憶體、IO、PVT 監視器、嵌入式測試、類比 IP、介面 IP、安全 IP、嵌入式處理器和子系統 (subsystem)。為了加速原型建造 (prototyping)、軟體開發及 SoC 與 IP 的整合,新思科技 IP 套件式解決方案 (IP Accelerated Initiative) 提供了 IP 原型建造套件、IP 軟體開發工具組和 IP 子系統。新思科技在 IP 品質與全面技術支援的大量投入,讓設計人員能夠降低整合風險,並加速上市時程。

台積電設計建構管理處副總經理 Suk Lee 表示,台積電與長期生態系統合作夥伴新思科技密切合作,讓雙方客戶能從基於台積電先進製程技術的廣泛高品質 IP 組合獲益。台積電 N5 製程的 DesignWare IP 具備最佳 PPA,是最先進的晶圓代工解決方案,讓設計人員充分受益於先進製程之際,快速提供差異化產品並向量產推進。

新思科技 IP 行銷策略資深副總裁 John Koeter 說道,數十年來,新思科技一直與台積電合作,提供功能豐富並通過矽晶驗證 (silicon-proven) 的 IP,讓設計人員能夠利用台積電最先進的製程,包括 N5 和具備強大規劃藍圖的 N3,滿足汽車、高效能運算和 AI 設計對資訊密集的需求。

新思科技進一步強調,台積電 N5 製程已上市的 DesignWare IP 內容,包括 eUSB2、USB 2.0、USB 3.1、USB-C 3.1、USB-C 3.1 / DP、PCIe 3.0 / 5.0、112G 乙太網路、裸晶對裸晶 (Die-to-Die) HBI、LPDDR5 / 4 / 4X、DDR5 / 4、 HBM2E、MIPI C-PHY / D-PHY、多重協定 32G PHY、邏輯庫、嵌入式記憶體,以及晶片內感測 (In-Chip Sensing) 與 PVT 監控。另外,用於台積電 N5 製程,預計於 2021 下半年上市的 DesignWare IP 包括 USB-C 3.2、USB 4.0、PCIe 4.0、112G USR / XSR 裸晶對裸晶、多重協定 16G PHY、HDMI 2.1、DisplayPort 和 MIPI M-PHY 的 DesignWare IP。

(首圖來源:新思科技)