應材晶片佈線技術突破，促使邏輯晶片微縮至 3 奈米以下
作者 | 發布日期 2021 年 06 月 17 日 15:10 | 分類 IC 設計 , 晶圓 , 晶片 line share Linkedin share follow us in feedly line share
Loading...
應材晶片佈線技術突破，促使邏輯晶片微縮至 3 奈米以下

美商應材指出，半導體尺寸的縮小雖有利於提高電晶體效能，導線佈線方面卻正好相反。因為較小的導線會產生更大的電阻，使得效能降低，並增加功耗。若無法在材料工程方面有所突破，從 7 奈米節點縮到 3 奈米節點，導線通路電阻將增加 10 倍，反而失去電晶體微縮的好處。

想請我們喝幾杯咖啡？

icon-tag

每杯咖啡 65 元

icon-coffee x 1
icon-coffee x 3
icon-coffee x 5
icon-coffee x

您的咖啡贊助將是讓我們持續走下去的動力

總金額共新臺幣 0 元
《關於請喝咖啡的 Q & A》
取消 確認

從這裡可透過《Google 新聞》追蹤 TechNews

Google News
關鍵字: , , , ,