外媒報導，下世代半導體先進製程技術，研究人員已在開發稱為「CasFET」的製程技術，除了更低開關電壓、更低功耗和更高密度設計，新型晶片在電晶體應用難題獲得更好解決法，開發性能更優異的晶片產品。
南韓三星 2020 年宣布，突破 3 奈米製程節點的關鍵技術──環繞式閘極電晶體技術（Gate-all-around，GAA），並在 3 月 IEEE 國際積體電路會議介紹技術細節。GAAFET 為目前主流 FinFET 鰭式場效電晶體製程後繼者，重新設計電晶體並在通道四面設 4 柵極，使電晶體有更好絕緣性，且限制漏電，允許相同效果下應用更低電壓，電晶體更緊密。
電晶體結構使設計人員藉調節電晶體通道寬度精確調整，以達成高性能或低功耗要求。GAAFET 技術採較寬奈米片，更高功率下有更高性能，採用較薄／窄奈米片可降低功耗和性能。雖距採用 GAAFET 技術大量生產還有一段時間，改進製程技術方面仍沒有停歇，更新 CasFET 技術也在研發。
外媒《TomsHardware》報導，美國普渡大學研究人員正努力矽基半導體，藉名為 CasFET 技術生產的新型電晶體，可達成更低開關電壓、更低功耗和更高密度設計。研究人員表示，過去 8 年電晶體發展遭遇很多挑戰，性能更新速度也減緩，也讓新處理器設計和製造越來越困難。
CasFET 技術很可能是電晶體技術發展的下一步。超晶格層（Superlittice）是突破性新設計，架構垂直於電晶體傳輸方向，促進電晶體小型化，並允許更精細電壓控制。研究團隊正在開發第一個採用 CasFET 技術的電晶體原型，處於整體結構設計階段。未來希望成本、材料可用性、性能和電晶體製造升級便利性找到平衡點。技術研發似乎有相當突破，普渡大學已向美國專利和商標局申請專利保護。
（首圖來源：shutterstock）
