DDR5 記憶體將啟航,來談談關於規格技術的某些事

作者 | 發布日期 2021 年 11 月 09 日 8:00 | 分類 記憶體 Telegram share ! follow us in feedly


2020 年 7 月 14 日,半導體標準化組織 JEDEC(Joint Electron Device Engineering Council)發表 JESD79-5 DDR5 SDRAM 標準,帶來許多關鍵性性能強化。隨英特爾近期正式發表第 12 代 Core 處理器(代號 Alder Lake),意味 2021 年是 DDR5 記憶體啟航元年。

(Source:美光)

此文盡量設法排除高深莫測的DRAM相關技術名詞,讓各位迅速了解DDR5相對DDR4的優勢與可能的影響,最後再同場加映英特爾Atom x6000系列引進的「In-Band ECC」技術,讓大家瞧瞧英特爾如何在沒有ECC模組下提供類似除錯功能。

「理所當然」的提升資料傳輸率

初期DDR5可提供超過DDR4 50%資料傳輸率,最終預期可達2.6倍8.4Gbps。回顧JEDEC SDRAM歷代演進,提升幅度算頗驚人,但到頭來也只是充分反應相隔八年累積的製程技術成長。

至於「一定會膨脹」的容量看似沒什麼好提,但後面會提到DDR5強化資料可靠性的手段。

更低電壓與嶄新電源架構

(Source:美光)

持續降低工作電壓也是歷代JEDEC SDRAM的傳統,從20年前DDR 2.5V一路調降到DDR5 1.1V,讓記憶體運作「理論上」更節能省電。

但當DDR5基礎工作電壓降到1.1V時,意味更小訊號容限,所以過去由主機板負責的電源管理功能,就轉移到記憶體模組本身,因此DDR5會多一顆PMIC,直接控制記憶體電源,提供更佳訊號辨識能力。

不過多了這顆PMIC也就墊高成本,都將轉嫁給製造商成本和消費者帳單,以及更高的缺料風險。

兩倍的Bank群組、通道架構與突發存取長度

Bank意指DRAM顆粒可單獨運作的儲存單元。DDR5採用八個Bank群組而成的32 Bank,是DDR4兩倍。DRAM因儲存原理是需定時更新(Refresh)資料的電容,DDR4與前代更新時無法執行其他操作,但DDR5可透過Same Bank Refresh (REFsb)命令,允許系統更新某些Bank時,可存取其他Bank的資料。

換言之,DDR5存取可用性起碼是DDR4兩倍。

(Source:美光)

DDR5另一個規格面重大變化(也許是最重要者),在於將雙通道實作於單模組。過去DDR都是72位元(64位元資料+8位元ECC),但DDR5變成兩組40位元(32位元資料+8位元ECC)。兩個較小獨立通道可提高記憶體存取效率,特別是縮短存取延遲。分而治之的結構,也可便於提高訊號完整性。

(Source:英特爾)

看起來似乎好棒棒?但對伺服器會用到的ECC模組就不是這樣了,因拆成兩邊都需要完整ECC,會增加額外顆粒數量,例如原本18個顆粒的ECC模組就可能變成20顆,意味更高成本。

(Source:Rambus)

再來就是跟以上雙通道結構息息相關的突發存取長度(Burst Length)了,這數字決定單一讀寫指令可存取的資料量。DDR5的BL從DDR4八倍增到16,這對時下的主流處理器是個「魔術數字」。為何?DDR5的雙通道結構讓單次資料存取寬度變成32位元(4 Byte),BL16就代表「可一次填充處理器的64 Byte快取記憶體區塊」。

換句話說,一條DDR5模組可同時滿足兩個64 Byte快取區塊的需求,是DDR4兩倍。

(Source:美光)

更高的記憶體有效頻寬比例

一般來說,JEDEC SDRAM的記憶體有效頻寬比例,多半是約定俗成的80%(理論和實際畢竟有差距),但DDR5結合這麼多架構改進,按某些記憶體模組廠商估算,這次有機會達85%~90%,很接近Rambus水準(號稱90%以上)。搞了這麼多年,JEDEC SDRAM「總算」看到Rambus的車尾燈,值得大書特書一下。

筆者不得不先談談Rambus這個英特爾晶片組發展史的黑歷史了。Rambus發展出一系列所謂「Protocol-Based DRAM」將傳統匯流排的定址、控制與資料,都包在類似網路封包的Packet內,然後DRAM內部整合大多數控制單元功能,每顆DRAM如同一個網路裝置,連接一條超高速序列(Serial)匯流排「串串樂」。也因此,Rambus DRAM不能有空記憶體模組,未使用記憶體模組須安裝「假的」CRIMM(Continuity RIMM)當終端。

Protocol-Based DRAM可用更少資料線就達成更高記憶體頻寬,也會有更高記憶體有效頻寬。Rambus的缺點也很明顯,更長存取延遲、高昂製造成本、更高發熱量,以及Rambus惡名昭彰的授權費。與PC133 SDRAM相比,同容量Rambus價格多達2~3倍。日後FB-DIMM(Fully-Buffered DIMM)也繼承類似Rambus的精神,終究難逃相同的命運。

更高的資料可靠度

以電容為儲存原理的DRAM,顆粒容量及儲存密度成長,背後藏著諸多潛在風險,如像構成地球低強度背景輻射的帶電粒子,引起位元翻轉的記憶體軟錯誤(Soft Error),這也成為潛在資安攻擊目標。這也是為何高效能非揮發性記憶體一直視為遲早取代DRAM的主因之一(雖然遲遲沒有發生)。

為了強化穩定性,DDR5支援晶粒內建除錯(On-Die ECC)機制,每128位元資料就附帶8位元除錯碼。不過筆者並不認為這能取代標準ECC模組,只能說確保容量更大的DDR5顆粒可維持和過去同等級的資料可靠度。

這會增加多少潛在顆粒成本,只有原廠自己心知肚明。總之談錢傷感情,就乾脆不談了。

(Source:美光)

同場加映:英特爾Atom x6000系列的In-Band ECC

既然全文提到這麼多次ECC,筆者就同場加映談談英特爾新一代Atom x6000處理器(代號Elkhart Lake)導入的In-Band ECC(或稱In-Line ECC)技術,不需要ECC記憶體模組也能達到相似資料可靠度。

針對工業自動化的相關應用,英特爾Atom x6000系列補強不少新功能,如工業級時間敏感網路(Time Sensitive Networking,TSN)和時間協調運算(Time Coordinated Computing,TCC),安全性和管理性也絲毫不含糊。基本上,論針對特定生態系統的解決方案完整度,也是現階段AMD依舊不及英特爾的先天弱點。

(Source:英特爾)

說穿了,In-Band ECC藉由DRAM內分割一塊特定區域,存放記憶體資料的ECC碼。以Atom x6000為例,每64 Byte資料分配到2 Byte ECC,記憶體容量預留1/32放置後者。處理器記憶體控制也勢必多出相關後繼處理步驟。

(Source:Synopsys)

但天底下沒有白吃的午餐,In-Band ECC固然達成「低成本的高可靠度」,但前提是犧牲記憶體的讀寫性能。照英特爾官方說法,啟動In-Band ECC後,記憶體讀取效能劇降至原本一半,記憶體寫入更下探到三分之一。話說回來,這對工業物聯網應用,或許的確是值得的代價。

最後,終於是升級記憶體的好時機了嗎?

(Source:JEDEC)

秉持勤儉持家的原則,筆者死守DDR3多年,連現在用的主機板都刻意選支援DDR3的華碩Z170M-3 D3,死撐活撐,直到最近微軟Windows 11判了確定無法升級的死刑。看在遲早得面對現實升級整台桌機的份上,看到DDR5明顯演化,說不想直奔DDR5絕對是騙人的。

但時下世界正處於史上前所未見的「萬物缺料」,什麼都漲,DDR5價格何時才能降到可負擔的水準,筆者實在毫無樂觀的理由,只能繼續看硬體測試網站的效能測試數據過過乾癮了。

(首圖來源:shutterstock)

延伸閱讀: