新思科技針對台積電 N6RF 製程推 RF 設計流程,強化 5G SoC 開發效率

作者 | 發布日期 2022 年 06 月 23 日 16:15 | 分類 IC 設計 , 晶圓 , 晶片 Telegram share ! follow us in feedly


為因應日益複雜的 RFIC 設計要求,新思科技 (Synopsys) 近日宣布針對台積電 N6RF 製程推出最新的 RF 設計流程,此乃新思科技與安矽斯科技 (Ansys) 和是德科技 (Keysight) 共同開發的最先進 RF CMOS 技術,可大幅提升效能與功耗效率。該流程可協助其共同客戶實現 5G 晶片的功耗與效能優化,同時加速設計效率,從而加快產品的上市時程。

台積電設計建構管理處副總經理 Suk Lee 表示,台積電與新思科技近期的合作著重於新一代無線系統的挑戰,讓設計人員能夠為越來越互聯的世界提供更好的連接、更高的頻寬、更低的延遲 (latency) 以及更廣的覆蓋範圍 (coverage)。有了來自新思科技、安矽斯科技與是德科技緊密整合的高品質解決方案,台積電全新的針對 N6RF 製程的設計參考流程提供了一個現代且開放的方法,能提升複雜 IC 開發的生產效率。

由於互聯世界的需求,用於收發器 (transceiver) 和 RF 前端元件 (front-end component) 等無線資料傳輸系統的RFIC 變得日趨複雜。這些新一代無線系統有望在更多連接的裝置上提供更高的頻寬、更低的延遲以及更廣的覆蓋範圍。為了確保 RFIC 能夠滿足這些要求,設計人員必須準確地衡量 RF 的效能、頻譜 (spectrum)、波長和頻寬等參數。

新的 RF 設計參考流程採用領先業界的電路模擬、布局生產效率以及精確的電磁 (EM) 建模和電子遷移/IR 壓降 (electromigration/IR-drop EMIR) 分析,可縮短設計周轉時間 (turnaround time)。該流程包括了新思科技的 Custom Compiler 設計和布局產品、PrimeSim 電路模擬產品、StarRC 寄生萃取簽核 (parasitic extraction signoff) 產品與 IC Validator 物理驗證產品,以及安矽斯科技的 VeloceRF 電感元件 (inductive component) 與傳輸線合成產品、先進的奈米電磁 (EM) 分析產品 RaptorX 和RaptorH,以及Totem-SC,此外,還有是德科技用於 EM 模擬的 PathWave RFPro。

新思科技工程副總裁 Aveek Sarkar 說,為了實現 5G 設計的關鍵差異化優勢,新思科技持續帶來強大的 RF 設計解決方案,其整合了電磁合成 (electromagnetic synthesis)、萃取、設計、布局、簽核技術和模擬工作流程。由於新斯科技與台積電的深入合作,加上與安矽斯科技和是德科技的堅實關係,因此客戶得以使用新思客製化設計系列的先進功能,運用台積公司針對 5G 應用的先進 N6RF 技術,提高生產力並實現矽晶成功。

(首圖來源:官網)