聯電攜手 Cadence 針對 22 奈米類比與混合訊號設計完成認證

作者 Atkinson | 發布日期 2022 年 08 月 24 日 14:50 | 分類 IC 設計 , 半導體 , 晶圓

晶圓代工大廠聯電與 EDA 大廠 Cadence 共同宣布，Cadence 的類比與混合訊號 (Analog/Mixed Signal，AMS) 晶片設計流程獲得聯電 22 奈米超低功耗 (22ULP) 與 22 奈米超低漏電 (22ULL) 製程認證，此流程可優化製程效率、縮短設計時間，加速 5G、物聯網和顯示等應用設計開發，滿足日漸增高的市場需求。