新思推出全新串流結構技術,將晶片資料存取、測試時間縮短 80%

作者 | 發布日期 2022 年 10 月 11 日 16:09 | 分類 IC 設計 , 半導體 , 晶片 line share follow us in feedly line share
新思推出全新串流結構技術,將晶片資料存取、測試時間縮短 80%


新思科技近日推出創新的串流結構(streaming fabric)技術,可將晶片資料存取與測試時間縮短80%,並將額外功耗降至最低,為日益複雜且龐大的設計提供晶片狀況的即時分析。

新思科技表示,其 TestMAX DFT 可測試設計(design-for-test)工具產生的全新串流結構,是該公司內聚式(cohesive)晶片生命週期管理(SLM)的一部分。做為獨特的晶載網路(on-chip network),串流結構能於多個設計區塊(block)與多晶粒(multi-die)系統間快速地往返傳遞晶片資料,可有效察覺異常與故障,大幅減少測試和分析晶片整體狀況的所需時間。

新思科技硬體分析暨測試團隊資深副總裁 Amit Sanghani 指出,在晶片的生命週期中,具備效率並符合成本效益的晶片資料存取是實現可靠裝置運作的基本要求,這對關鍵任務(mission-critical)應用所需的高正常運行時間來說非常重要。

事實上,為確保晶片狀況及正常運行時間(uptime),需要針對晶片與多晶粒系統的資料參數,如製程、電壓與溫度等,進行持續的存取與分析。對於大型先進節點的設計來說,工程團隊通常使用分治法(divide-and-conquer),將資料存取與每個設計區塊整合,再將區塊連接至晶片層級的引腳(pin)。

然而,傳統的網路相當僵化,需要大量的規劃作業。相較之下,採用隨插即用(plug-and-play)方法的全新串流結構技術,由於可以透過編程因應各種區塊速度以及不同大小的資料介面,因此僅需要投入少量的規劃工作量。

新思科技解釋,為了大幅減少繞線(routing),該結構利用簡化分支(simplified branching)方式,支援具備小型資料介面的區塊。這些功能可確保達成物理設計友善(physical design-friendly)的區塊層級資料存取,而且只需投入最少的作業與最短的存取時間,便能降低測試成本。

(首圖來源:pixabay