傳 SK 海力士 HBM4 採全新設計!與輝達討論整合,有意委託台積代工

作者 | 發布日期 2023 年 11 月 22 日 15:11 | 分類 半導體 , 封裝測試 , 記憶體 line share follow us in feedly line share
傳 SK 海力士 HBM4 採全新設計!與輝達討論整合,有意委託台積代工


有媒體指出,韓國記憶體大廠 SK 海力士嘗試開發全新方式 GPU,將邏輯晶片、高頻寬記憶體(HBM)堆疊在一起,這也將是業界首創。SK 海力士已與輝達等半導體公司針對該專案進行合作,據報導當中的先進封裝技術有望委託台積電,作為首選代工廠。

韓媒中央日報(The Joonang)報導,HBM4 目標是直接放置在輝達、AMD等公司 GPU 晶片上。目前 HBM 是堆疊放置在 GPU 旁邊,透過兩個晶片下面的中介層( interposer)連接,不過 SK 海力士新目標是完全消除中介層,將 HBM4 透過 3D 堆疊直接整合在晶片上。

外媒 Tom’s Hardware 指出,這種設計與 AMD V-Cache 類似,後者將一小塊 L3 快取(cache)直接放在 CPU 頂部,新技術則是則將 GPU 所有記憶體放在 GPU 頂部或幾個晶片的頂部。

中央日報認為,這項技術有望徹底改變半導體和代工產業,但還需要一段時日。一位韓國產業官員表示,「這種技術可能 10 年內實現,最終區分記憶體晶片和邏輯晶片可能變得毫無意義」。

這種技術優點是縮小封裝尺寸、提高性能,但散熱將是最大問題。採用 V-Cache 的 AMD CPU,公司必須降低TDP 和時脈頻率,以補償 3D cache 產生的額外熱量,像輝達 H100 這種資料中心 GPU,需要 80-96GB 的HBM,在容量和熱量與 V-cache 完全難比擬。

SK 海力士的 HBM4 預計 2026 年問世,三星也在開發類似專案,可能與 SK 海力士競爭,從輝達、AMD、蘋果公司那獲得這些設計的訂單。

(首圖來源:shutterstock)

延伸閱讀: