雄心不只 5 奈米！傳華為擬將多重圖案化推進至 3 奈米製程

今年初華為和中芯國際送交名為「自對準多重圖案化」（SAQP）晶片專利，外界猜測是用 5 奈米級製程生產晶片。外媒 Tom′s Hardware 報導，華為希望將這技術用於 3 奈米製程。

與華為合作的國家支援晶片製造設備開發商深圳新凱來（SiCarrier）也獲多重圖案化專利，再證實中芯國際計畫將來製程使用此技術。

儘管多重圖案化有助製造 5 奈米級晶片，但研究機構 TechInsights 專家 Dan Hutcheson 表示，EUV 設備對更先進製程仍相當重要。

從製程看，7 奈米製程金屬間距為 36~38 奈米，5 奈米製程縮小至 30~32 奈米，3 奈米製程再縮至 21~24 奈米。以多重圖案化在矽晶片上反覆蝕刻線路，提高電晶體密度、降低功耗並增強性能。

儘管多重圖案化有優勢，但也相當有挑戰性，因英特爾第一代 10 奈米級製程之所以失敗，一部分就是採用此法。據傳良率太低，唯一 10 奈米 Canon Lake CPU 只有兩個 CPU 內核，整合顯卡也禁用。但對中芯國際來說，多重圖案化可生產更複雜晶片，包括消費性設備的海思麒麟處理器和 AI 伺服器的 Ascend 處理器。

以成本來說，多重圖案化生產 5 或 3 奈米晶片單個成本一定更高，商用設備可行性降低，但這項技術除了幫助中國半導體進步，也對超級電腦等應用及潛在軍武發展相當重要。