ASIC 設計服務暨 IP 研發銷售廠商智原科技宣布推出其最新的 HiSpeedKit-HS 平台，主要用來強化並簡化高速介面 IP 子系統的驗證流程。除了支援智原自有的 IP 外，第三方的介面控制電路亦可透過 HiSpeedKit-HS 平台中的 FPGA 進行子系統的整合，並在系統上進行完整的軟硬體驗證。
HiSpeedKit-HS 平台提供 IP 設計或系統整合，晶片設計者可在真實的SoC 環境中進行介面IP的整合與系統測試。這個平台內建了 Arm Cortex® A53 處理器及智原自有的 DDR 4 PHY、PCIe Gen 4 PHY和Gigabit 乙太網路 PHY 等高速介面 IP，除了確保這些介面實體層 PHY IP 測試晶片通過系統驗證之外，並進一步整合控制電路，以確保整合後的高速介面子系統完整度及品質，降低未來的整合風險，加速設計生產時程，並在各種系統軟體應用上提供先期的性能體驗。
智原科技營運長林世欽表示，我們的 IP 技術服務團隊透過高效率的 IP 管理系統，融合多年經驗，提供一站式 IP 解決方案，並支援系統上的除錯協助。此外，HiSpeedKit-HS平台加速了 IP 子系統驗證，降低風險及縮短設計整合時間，這是我們在提供高品質、高可靠度 IP 解決方案上的重要進展。
（首圖來源：智原科技）
科技新報粉絲團
加入好友
訂閱免費電子報
