韓大學新突破 HBM 堆疊瓶頸！記憶體密度可望飆升四倍

生成式 AI 爆發，背後支撐龐大運算需求的記憶體晶片也面臨嚴峻的硬體瓶頸。為了有限空間提供更高頻寬，業界普遍採用垂直堆疊晶片的高頻寬記憶體（HBM）。但晶片厚度也不斷縮減，如何安全精準堆疊極度脆弱的晶片，成為半導體製造的大難題。

韓國浦項科技大學（POSTECH）近日成功開發革命性超薄晶片堆疊。論文已發表於《Results in Engineering》期刊。

團隊指出，當晶片厚度縮減至僅 14 微米（約人類頭髮 20% 細）時，晶片傳統製造過程極易因受壓而彎曲、翹曲甚至破裂。為了克服挑戰，團隊將「轉移印刷」（transfer printing）與「即時鍵合」（in-situ bonding）兩大製程合一。

轉移印刷負責將超薄晶片精準移動至指定位置，即時鍵合則在晶片接觸瞬間完成金屬電氣連接，使晶片轉移、貼裝與接線工作能一氣呵成。更重要的是，整個過程都是在低於 180°C 低溫，以及低於 20 千帕（kPa）低壓溫和環境進行，避免晶片受損。

實驗結果顯示，新技術能成功堆疊十層以上超薄矽晶片，且層與層對位誤差極小，晶片翹曲問題也大幅抑制。新技術讓相同垂直空間的晶片容納量大幅增加，使記憶體整合密度達目前主流 HBM 晶片四倍，使將來 AI 半導體能不增加物理體積，數據處理速度也能大幅飛躍。

除了 AI 記憶體晶片，團隊表示，超高精準度堆疊之後也能用於小晶片（Chiplet）封裝、次世代微發光二極體（micro LED）顯示器及先進處理器設計。

• This new chip stacking technique could be the key to unlocking faster AI performance
• AI memory bottleneck may ease as ultrathin chip stacks quadruple high-bandwidth memory density
• Researchers develop technology that can ease one of AI’s biggest hardware problems

（首圖來源：shutterstock）