Tag Archives: 3D 堆疊

突破光罩尺寸限制、異質整合再進化:台積系統級晶圓 SoW 是什麼?

作者 |發布日期 2024 年 05 月 08 日 8:00 | 分類 半導體 , 封裝測試 , 晶圓

台積電業務開發資深副總裁張曉強(Kevin Zhang)於 2024 年北美技術論壇談到多項最新技術,震撼業界。隨著晶片微縮難度增加,台積電增加火力發展先進封裝,提出「系統級晶圓」(System on Wafer,SoW),在晶圓上放置更多電晶體,使每瓦效能將達數量級提升,這對台積電先進封裝生態又扮演什麼關鍵角色? 繼續閱讀..

黃崇仁:力積電 Fab IP 與 3D WoW 技術,協助各國跨 Edge AI 市場

作者 |發布日期 2024 年 04 月 02 日 14:57 | 分類 AI 人工智慧 , 晶片 , 記憶體

力晶集團創辦人暨台灣先進車用技術協會(TADA)理事長黃崇仁今(2 日)受邀在東京進行主題演講時表示,台灣半導體供應鏈可透過晶圓代工經驗、技術支援,協助各國參與 AI 科技革命,推到新應用領域,並借重 3D 堆疊式 DRAM /邏輯晶片架構,提高記憶體頻寬、降低運算耗能,以低成本優勢加速普及 Edge AI 應用。 繼續閱讀..

3D 堆疊成摩爾定律續命丹,一文讀懂 3D 封裝趨勢(上)

作者 |發布日期 2023 年 10 月 11 日 8:00 | 分類 IC 設計 , 半導體 , 封裝測試

隨著製程技術持續演進,IC 的電晶體數量也不斷增加。最初的 IC 僅包含數十顆電晶體,接著整合數十萬顆電晶體的 IC 讓 3D 動畫得以實現,而具有數百萬顆電晶體的 IC 則讓電腦能夠走入家家戶戶,如今數百億甚至上千億顆電晶體的 IC,更讓數位科技能夠連結整個世界,處處影響著人們的生活。半導體製程工藝在短短 65 年間,依循摩爾定律高速發展,逐步改變了社會樣貌;然而,近年半導體製程日漸逼近物理極限,摩爾定律失效時有所聞,3D IC 堆疊與小晶片異質整合技術,乃成為眼下寄予厚望的解決方案。

繼續閱讀..

延續摩爾定律!先進封裝將迎接 3D 堆疊 CPU / GPU 世代

作者 |發布日期 2023 年 09 月 08 日 8:00 | 分類 IC 設計 , 半導體 , 晶圓

隨著 AIGC、8K、AR / MR 等應用持續發展,3D IC 堆疊與小晶片異質整合方案已成為滿足未來高效能運算需求、延續摩爾定律的主要解決方案。台積電、英特爾等大廠近年紛紛擴大投入異質整合製造、設計有關之研發;EDA 大廠 Cadence 更領先業界推出整合設計規劃、物理實現和系統分析模擬工具的解決方案「Integrity 3D-IC」平台,向晶片 3D 堆疊邁出重要的一步。 繼續閱讀..