Tag Archives: EDA

美國禁令下的中國 EDA 產業分析

作者拓墣產研|發布日期 2025 年 06 月 27 日 7:30 |

分類 IC 設計 , 半導體 , 國際貿易

目前美國出口管制令雖未公布詳細細則，但與以往不同的是不再區分具體製程，而是直指所有支援 3A991、3A992、3B991、3B992 產品的軟體與技術，等同於對中國數位 EDA 的整體重擊。

繼續閱讀..

西門子導入生成式與代理式 AI，強化半導體、PCB 設計軟體

作者林妤柔|發布日期 2025 年 06 月 24 日 14:24 |

分類 IC 設計 , 半導體

西門子數位化工業軟體於 2025 年設計自動化大會（DAC 2025）上宣布推出適用於 EDA 設計流程的 AI 強化工具組，並在大會期間展示 AI 技術如何助力 EDA 產業提升生產力、加快產品上市速度，協助客戶依市場需求的快速節奏探索創新機會。繼續閱讀..

蘋果看好生成式 AI 助攻最佳化晶片設計的潛力，將帶動 AI 設計晶片趨勢

作者 Evan|發布日期 2025 年 06 月 20 日 8:10 |

分類 AI 人工智慧 , Apple , 軟體、系統

蘋果硬體技術資深副總裁 Johny Srouji 在比利時發表演講時指出，蘋果深刻地認為，設計晶片必須使用像是電子設計自動化（EDA）等最先進的工具。隨著 EDA 大廠開始競相將 AI 功能納入自家產品中，蘋果也認為生成式 AI 有助於加快晶片設計流程與效率。繼續閱讀..

經濟部三箭齊發，台廠 IC 設計導入先進製程比率拚達 45%

作者中央社|發布日期 2025 年 06 月 14 日 9:13 |

分類 IC 設計 , 半導體 , 晶圓

中國全力發展 14 奈米晶片成熟製程，對台灣中小型 IC 設計業者形成壓力，經濟部為協助台廠提升競爭力，祭出三大策略，包括晶創計畫、類似團購模式取得電子設計自動化（EDA）優惠價以及人才培育，藉此降低台廠導入先進製程成本，經濟部設定今年 IC 設計使用先進製程目標比例為 45%。

繼續閱讀..

傳 EDA 大廠 Synopsys 已暫停在中國提供服務與銷售

作者拓墣產研|發布日期 2025 年 06 月 06 日 7:30 |

分類中國觀察 , 國際貿易 , 技術分析

路透社 5 月 30 日報導，美國電子設計自動化（EDA）軟體大廠 Synopsys 已暫停在中國的服務與銷售活動。此舉似乎回應 5 月 29 日報導，即美國要求 Cadence、Synopsys、Siemens EDA 等 EDA 大廠必須申請許可證，方能向中國客戶提供產品與服務。繼續閱讀..

台積電股東會》魏哲家：熊本二廠因交通延後動工，EDA 禁售中國一定有影響

作者 Atkinson|發布日期 2025 年 06 月 03 日 16:00 |

分類公司治理 , 半導體 , 晶圓

魏哲家表示，台積電日本熊本二廠動工時間從 2025 年的第一季延後到年底，主要原因與公共建設有關。將來要和當地政府溝通好才會動工，但不會影響量產時間。而美國禁止 EDA 工具出口中國才剛發生，還不確定因應方法與影響程度。

繼續閱讀..

美管制 EDA 小米首當其衝？業界嘆：禁令來得太晚

作者 MoneyDJ|發布日期 2025 年 06 月 03 日 15:15 |

分類中國觀察 , 國際貿易 , 軟體、系統

川普政府 5 月禁止電子設計自動化（EDA）軟體商向中國集團販售服務後，自行設計高階晶片、然後委託台灣廠商代工的中國科技企業將是受創最深的族群。繼續閱讀..

路透：美商新思科技為配合新管制，已暫停在中國銷售

作者中央社|發布日期 2025 年 05 月 31 日 9:05 |

分類 IC 設計 , 半導體 , 國際貿易

根據路透社見過的內部信件，美國半導體設計軟體公司新思科技（Synopsys）為了遵守美國新的出口管制措施，已通知在中國的職員停止提供服務、銷售及接受新訂單。

繼續閱讀..

對中鷹派出手？美傳禁售 EDA 軟體圍堵中國晶片業

作者 MoneyDJ|發布日期 2025 年 05 月 29 日 9:30 |

分類半導體 , 國際貿易 , 晶片

市場傳出，川普政府已下令要求電子設計自動化（EDA）軟體商 Cadence Design Systems、新思科技（Synopsys）不得向中國集團販售服務。繼續閱讀..

西門子收購 Excellicon，為 EDA 設計引入先進解決方案

作者林妤柔|發布日期 2025 年 05 月 26 日 11:40 |

分類 AI 人工智慧 , IC 設計 , 晶片

西門子數位工業軟體宣布收購 Excellicon，將其用於開發、驗證及管理時序約束的領先軟體整合到西門子 EDA 的產品組合。此次收購將協助西門子提供實施和驗證流程領域的創新方法，使系統單晶片（SoC）設計人員能夠改善功耗、效能與面積（PPA）表現，加快設計速度，強化功能約束與結構約束的正確性，提升生產效率，並彌補當前工作流程中的關鍵缺口。繼續閱讀..

是德科技 EDA 解決小晶片與 3DIC 先進封裝互連挑戰，支援 Intel 18A 製程

作者 Atkinson|發布日期 2025 年 05 月 06 日 14:45 |

分類 IC 設計 , 半導體 , 封裝測試

隨著 AI 與資料中心工作負載的複雜度持續增加，確保小晶片與 3DIC 之間的可靠通訊變得越來越關鍵。高速資料傳輸和高效率電源傳輸對於滿足次世代半導體應用的效能需求至關重要。半導體產業透過新興的開放式標準來解決這些挑戰，例如通用小晶片互連（UCIe）和 Bunch of Wires（BoW）。這些標準為先進 2.5D/3D 或積層/有機封裝中的小晶片與 3DIC 定義互連通訊協定，實現不同設計平台之間的一致性及高品質的整合。

繼續閱讀..

西門子攜手 Alphawave Semi，以先進矽 IP 加速客戶產品上市時間

作者林妤柔|發布日期 2025 年 02 月 24 日 16:04 |

分類 IC 設計 , 半導體 , 晶片

西門子數位工業軟體日前宣布，為其 EDA（自動化設計）業務簽署專屬 OEM 協議，透過 EDA 銷售管道將高速互連、運算晶片供應商 Alphawave Semi 的矽智財（IP）產品推向市場，包括該公司用於互連和記憶體協定的頂尖 IP 平台，如 Ethernet、PCIe、CXL、HBM 和 UCIe（Die-to-Die）互連等。繼續閱讀..