DRAM 新發展!三星開發 12 層 3D 封裝,將推 24GB HBM

作者 | 發布日期 2019 年 10 月 09 日 16:45 | 分類 Samsung , 晶片 , 記憶體 follow us in feedly


三星電子宣布,開發出業界首見的 12 層 3D 矽穿孔技術(Through-Silicon Via,簡稱 TSV)。DRAM 晶片的堆疊層數能從 8 層增至 12 層,不久後將量產 24GB 的高頻寬記憶體(HBM)。

三星新聞稿指出,12 層 3D-TSV 技術,被視為量產高效能晶片最具挑戰的封裝技術之一,需要極度精準,才能讓 12 層 DRAM 晶片,透過 6 萬個 TSV 穿孔的 3D 結構,垂直互連,厚度只有人類頭髮的二十分之一。

(Source:三星

採用這個封裝技術的產品,厚度為 720 微米,與當前 8 層的二代高頻寬記憶體相同。這是零組件設計的重大進展,客戶可以推出新一代的大容量、高效能產品,卻毋須更動系統結構設計。不只如此,和現行的打線接合(wire bonding)技術相比,3D 封裝能縮短晶片間的數據傳輸時間,可提高速度、減少耗電。

三星電子的測試與系統封裝執行副總 Hong-Joo Baek 說,摩爾定律瀕臨界線,預料 3D-TSV 技術將益發重要,希望成為此先進封裝技術的要角。

(本文由 MoneyDJ新聞 授權轉載;首圖來源:shutterstock)

關鍵字: , , ,