【產業科普】先進封裝正夯,2.5D、3D 和 Chiplets 技術有何特點(中)

作者 | 發布日期 2020 年 10 月 01 日 10:00 | 分類 IC 設計 , 奈米 , 尖端科技 Telegram share ! follow us in feedly


當然,立體封裝技術不只有 2.5D,還有 3D 封裝。那麼,兩者之間的差別究竟為何,而 3D 封裝又有半導體業者正在採用?

相較於 2.5D 封裝,3D 封裝的原理是在晶片製作電晶體(CMOS)結構,並且直接使用矽穿孔來連結上下不同晶片的電子訊號,以直接將記憶體或其他晶片垂直堆疊在上面。此項封裝最大的技術挑戰便是,要在晶片內直接製作矽穿孔困難度極高,不過,由於高效能運算、人工智慧等應用興起,加上 TSV 技術愈來愈成熟,可以看到越來越多的 CPU、GPU 和記憶體開始採用 3D 封裝。

▲ 3D 封裝是直接將晶片堆疊起來。(Source:英特爾

台積電、英特爾積極發展 3D 封裝技術

在 3D 封裝上,英特爾(Intel)和台積電都有各自的技術。英特爾採用的是「Foveros」的 3D 封裝技術,使用異質堆疊邏輯處理運算,可以把各個邏輯晶片堆棧一起。也就是說,首度把晶片堆疊從傳統的被動矽中介層與堆疊記憶體,擴展到高效能邏輯產品,如 CPU、繪圖與 AI 處理器等。以往堆疊僅用於記憶體,現在採用異質堆疊於堆疊以往僅用於記憶體,現在採用異質堆疊,讓記憶體及運算晶片能以不同組合堆疊。

另外,英特爾還研發 3 項全新技術,分別為 Co-EMIB、ODI 和 MDIO。Co-EMIB 能連接更高的運算性能和能力,並能夠讓兩個或多個 Foveros 元件互連,設計人員還能夠以非常高的頻寬和非常低的功耗連接模擬器、記憶體和其他模組。ODI 技術則為封裝中小晶片之間的全方位互連通訊提供了更大的靈活性。頂部晶片可以像 EMIB 技術一樣與其他小晶片進行通訊,同時還可以像 Foveros 技術一樣,通過矽通孔(TSV)與下面的底部裸片進行垂直通訊。

▲ 英特爾 Foveros 技術概念。(Source:英特爾

同時,該技術還利用大的垂直通孔直接從封裝基板向頂部裸片供電,這種大通孔比傳統的矽通孔大得多,其電阻更低,因而可提供更穩定的電力傳輸;並透過堆疊實現更高頻寬和更低延遲。此一方法減少基底晶片中所需的矽通孔數量,為主動元件釋放了更多的面積,優化裸片尺寸。

而台積電,則是提出「3D 多晶片與系統整合晶片」(SoIC)的整合方案。此項系統整合晶片解決方案將不同尺寸、製程技術,以及材料的已知良好裸晶直接堆疊在一起。

台積電提到,相較於傳統使用微凸塊的 3D 積體電路解決方案,此一系統整合晶片的凸塊密度與速度高出數倍,同時大幅減少功耗。此外,系統整合晶片是前段製程整合解決方案,在封裝之前連結兩個或更多的裸晶;因此,系統整合晶片組能夠利用該公司的 InFO 或 CoWoS 的後端先進封裝技術來進一步整合其他晶片,打造一個強大的「3D×3D」系統級解決方案。

▲ 台積電 SoIC 整合方案。(Source:台積電

此外,台積電亦推出 3DFabric,將快速成長的 3DIC 系統整合解決方案統合起來,提供更好的靈活性,透過穩固的晶片互連打造出強大的系統。藉由不同的選項進行前段晶片堆疊與後段封裝,3DFabric 協助客戶將多個邏輯晶片連結在一起,甚至串聯高頻寬記憶體(HBM)或異質小晶片,例如類比、輸入/輸出,以及射頻模組。3DFabric 能夠結合後段 3D 與前段 3D 技術的解決方案,並能與電晶體微縮互補,持續提升系統效能與功能性,縮小尺寸外觀,並且加快產品上市時程。

(首圖來源:英特爾