力拚台積電,三星宣布 3 奈米 GAA 成功流片

作者 | 發布日期 2021 年 06 月 29 日 16:15 | 分類 IC 設計 , Samsung , 晶圓 Telegram share ! follow us in feedly


技術論壇時台積電強調 3 奈米製程將照時程於 2022 下半年正式量產,競爭對手南韓三星日前也表示,採用 GAA 架構的 3 奈米製程技術正式流片(Tape Out),對全球只有這兩家能做到 5 奈米製程以下的半導體晶圓代工廠來說,較勁意味濃厚。

外媒報導,三星 3 奈米製程流片進度是與新思科技(Synopsys)合作,加速為 GAA 架構的生產流程提供高度優化參考方法。因三星 3 奈米製程不同於台積電或英特爾的 FinFET 架構,而是 GAA 架構,三星需要新設計和認證工具,因此採用新思科技的 Fusion Design Platform。製程技術的物理設計套件(PDK)已在 2019 年 5 月發表,並 2020 年通過製程技術認證。預計此流程使三星 3 奈米 GAA 結構製程技術用於高性能運算(HPC)、5G、行動和高階人工智慧(AI)應用晶片生產。

三星代工設計技術團隊副總裁 Sangyun Kim 表示,三星代工是推動下一階段產業創新的核心。三星將藉由不斷發展技術製程,滿足專業和廣泛市場增長的需求。三星電子最新且先進的 3 奈米 GAA 製程技術,受惠於與新思科技合作,Fusion Design Platform 加速準備,有效達成 3 奈米製程技術承諾,證明關鍵聯盟的重要性和優點。

新思科技數位設計部總經理 Shankar Krishnamoorthy 也表示,GAA 電晶體結構象徵著製程技術進步的關鍵轉捩點,對保持下一波超大規模創新所需的策略至關重要。新思科技與三星戰略合作支持提供一流技術和解決方案,確保發展趨勢延續,以及為半導體產業提供機會。

GAA(Gate-all-around)架構是周邊環繞著 Gate 的 FinFET 架構。照專家觀點,GAA 架構的電晶體提供比 FinFET 更好的靜電特性,可滿足某些柵極寬度的需求。這主要表現在同等尺寸結構下,GAA 的溝道控制能力強化,尺寸進一步微縮更有可能性。相較傳統 FinFET 溝道僅 3 面被柵極包覆,GAA 若以奈米線溝道設計為例,溝道整個外輪廓都被柵極完全包裹,代表柵極對溝道的控制性更好。

3 奈米 GAA 製程技術有兩種架構,就是 3GAAE 和 3GAAP。這是兩款以奈米片的結構設計,鰭中有多個橫向帶狀線。這種奈米片設計已被研究機構 IMEC 當作 FinFET 架構後續產品進行大量研究,並由 IBM 與三星和格羅方德合作發展。三星指出,此技術具高度可製造性,因利用約 90% FinFET 製造技術與設備,只需少量修改的光罩即可。另出色的柵極可控性,比三星原本 FinFET 技術高 31%,且奈米片通道寬度可直接圖像化改變,設計更有靈活性。

對台積電而言,GAAFET(Gate-all-around FETs)仍是未來發展路線。N3 技術節點,尤其可能是 N2 節點使用 GAA 架構。目前正進行先進材料和電晶體結構的先導研究模式,另先進 CMOS 研究,台積電 3 奈米和 2 奈米 CMOS 節點順利進行中。台積電還加強先導性研發工作,重點放在 2 奈米以外節點,以及 3D 電晶體、新記憶體、low-R interconnect 等領域,有望為許多技術平台奠定生產基礎。台積電正在擴大 Fab 12 的研發能力,目前 Fab 12 正在研究開發 N3、N2 甚至更高階製程節點。

(首圖來源:Flickr/DennisM2 CC BY 2.0)