聯電與 Cadence 共同開發認證毫米波參考流程，一次完成矽晶設計

晶圓代工大廠聯電攜手矽智財廠商益華電腦 (Cadence Design Systems, Inc.) 於 30 日宣布，雙方合作經認證的毫米波參考流程，成功協助亞洲射頻 IP 設計的領導廠商聚睿電子 (Gear
Radio Electronics) 在聯電 28HPC+ 製程技術，以及Cadence 射頻 (RF) 解決方案的架構下，
達成低噪音放大器 (LNA) IC 一次完成矽晶設計 (first-pass silicon success) 的成果。

聯電指出，旗下經驗證的 28HPC+ 解決方案非常適合生產應用於高速毫米波設備的晶片，並支援高達 110GHz 的電路設計應用。例如聚睿電子的低噪音放大器設計，可提供精確的矽製程模型。Cadence Virtuoso RF 解決方案結合了多個電磁 EM) 求解器，使聚睿電子能夠獲得精確的矽製程結果。更具體地說，聚睿電子使用了業界黃金標準的電磁模擬器—Cadence EMX Planar 3D Solver 電磁模擬工具，為 CMOS 設計建立精準電磁模型，大幅度減少了從電路佈局設計到佈局後模擬驗證所需的設計周期。

相較過往的設計流程，聚睿電子更快地實現了一次完成矽晶設計並擁有精確的矽製程設計成果。當聚睿電子將模擬結果與其 60GHz 低噪音放大器的矽製程測量值進行比較時，發現其正向穿透係數 (S21，即正向增益) 在峰值頻率、峰值和雜訊指數 (NF) 等指標誤差皆僅落在中段個位數百分比範圍內。

聯電表示，經認證的毫米波參考流程透過 Cadence 工具提供多種功能，包括 透過 Virtuoso Schematic Editor (電路圖編輯器)、Virtuoso ADE Explorer 及 Assembler、Spectre X 模擬器、Spectre AMS Designer 和 Spectre RF 進行設計輸入和模擬、還有藉由 Virtuoso Layout Suite 和 Pegasus 驗證系統 (PVS) 進行佈局、另外透過 Quantus 萃取解決方案針對電晶體層級的互連，進行寄生參數萃取、以及藉由 EMX 3D Planar Solver 電磁模擬工具進行包含被動射頻結構在內的跨電晶體互連電磁分析等。

(首圖來源：科技新報攝)