傳三星今年投片首批 HBM4 設備，2025 年提供樣品

三星今年稍晚推首款 HBM4 記憶體元件，2025 年初出貨。三星將採最新 10 奈米級製造 HBM4 DRAM，4 奈米級邏輯製造 HBM4 基礎晶片。

韓媒 The Elec 報導，三星製造第一批 HBM4 元件和基礎晶片後，記憶體和邏輯晶圓廠需幾個月生產組裝，三星再內測 HBM4 堆疊，並提供主客戶樣品，推測應是 AI 和 HPC 處理器領先廠商。

三星拒絕回應，外界預測 2025 年底開始量產 HBM4，不過實際產品何時出現仍有待觀察。

The Elec 指出，三星採最新 10 奈米級（10c 奈米、12 奈米）DRAM 製程製造 HBM4 記憶體層級，並 4 奈米級邏輯製造 2048 位元介面 HBM4 基礎晶片，可直接安裝於三星自家 SAINT-D 或類似技術處理器。

標準組織 JEDEC 固態技術協會公布，HBM4 將指定 24 Gb 和 32 Gb 容量密度，可選擇支援 4 層、8 層、12 層和 16 層 TSV 堆棧。已就高達 6.4Gbps 速度達成初步協議，並討論更高頻率。目前很難預測三星初期 HBM4 模組配置，不過據稱三星明年下半年量產 12層 HBM4 堆疊。

與此同時，競爭對手 SK 海力士下半年將量產 HBM4，但報導沒透露出樣時間。SK 海力士最初傾向使用 1b DRAM 技術製造 HBM4 記憶體層級，三星則決定採用 1c 生產。

SK 海力士將與台積電合作，打造 HBM4 基礎晶片。台積電在 2024 年歐洲技術研討會上透露，計畫採用先進12FFC+（12 奈米級）和 N5（5 奈米級）製程技術生產基礎晶片。透過台積電技術，除了邏輯整合上更密集、互連間距更細緻，記憶體可直接放置在 CPU 和 GPU。以台積電的 12FFC+ 製造的基礎晶片，可使用矽中介層連接記憶體與主機處理器。