隨著全球人工智慧（AI）技術的爆發性成長與大型語言模型的普及，AI 資料中心的建置需求急遽攀升。在這場激烈的算力競賽中，晶片的「運算效能」與「資料傳輸速度」已成為決定 AI 基礎設施成敗的兩大關鍵核心。為了解決龐大運算量所帶來的功耗、散熱與傳輸延遲挑戰，全球晶圓代工龍頭台積電指出，在系統級封裝藍圖中，CoWoS（晶圓級封裝）與 COUPE（緊湊型通用光子引擎）分別扮演了處理「運算」與「通訊」的關鍵角色，兩者不僅不衝突，反而是未來 AI 基礎設施中相輔相成的關鍵技術。
台積電資深副總經理暨副共同營運長張曉強在年度技術論壇中表示，未來 COUPE 將會跟當前的 CoWoS 一樣知名，原因就在於 CoWoS 專攻「運算整合」，COUPE 突破「通訊瓶頸」。這逾這兩者技術的不同點，首先是在 CoWoS 主要致力於解決「運算」層面的瓶頸上。
做為目前全球AI晶片最主流的標準封裝技術，CoWoS 的核心目標是將龐大的運算核心（GPU）與高頻寬記憶體（HBM）等不同功能的晶片高度整合在一起，以此來滿足 AI 晶片因應極端運算需求而急遽擴張的晶片面積與高功耗問題。在封裝架構上，CoWoS 主要採用 2.5D 水平排列的設計，各種運算與記憶體晶片會被平放在一個被稱為「中介層（Interposer）」的基板上，晶片之間則依賴中介層內部佈建的微小線路來進行高密度的橫向溝通。
至於，COUPE 則是為了解決「通訊」瓶頸而生，是台積電針對矽光子（Silicon Photonics）與共封裝光學（CPO）所推出的專用整合平台。因為隨著未來的 AI 資料中心規模持續擴大，內部需要連結高達百萬顆以上的 AI 加速器，傳統依賴銅線傳輸的方式將面臨嚴重的電力損耗與物理延遲極限。為了解決此問題，COUPE 巧妙地利用了「光子擅長通訊、電子擅長運算」的物理特性，透過整合光學引擎來實現低功耗、超高速的巨量資料傳輸。
與 CoWoS 的水平排列不同，COUPE 主要依賴 3D 垂直堆疊的封裝技術（如SoIC-X），將負責造光與導光的光引擎（光子積體電路 PIC）與負責訊號處理的電子晶片（電子積體電路 EIC）進行緊密的垂直堆疊與整合，藉此大幅縮短電光訊號之間的轉換時間與通訊實體路徑。
台積電指出，在現今典型的 AI 伺服器架構中，運算托盤內的 GPU 與負責資料分配的交換器（Switch）之間，傳統上多半依賴銅線進行連接；而交換器與交換器之間的較長距離傳輸，則已經廣泛採用光學傳輸技術。然而，為了進一步將整體系統的傳輸效能推向極致，業界正積極推動緊湊型光學封裝（COP），其核心理念便是在伺服器內部「盡可能以光學傳輸取代銅線」，甚至在電路板上最後的幾公分距離，也要全面改採光學連接來消除銅線帶來的訊號衰減。
對此，台積電業務開發組織副總經理袁立本進一步解釋，這項技術革命的核心關鍵在於利用 SOIC（系統整合晶片）技術，將普通的邏輯晶片（EIC）與光學晶片（PIC）進行前所未有的緊密整合。在運作機制上，當光訊號進入系統後，這兩種晶片會進行高效率的互相協作，將光訊號精準翻譯成電訊號，再快速輸出給核心的 GPU 進行運算處理。
根據台積電的規劃，矽光子封裝技術的演進並非一蹴可幾，而是可分為三個極具戰略意義的重要階段，逐步將光學元件推向運算核心：
- 插拔式與電路板層級（On-PCB）：預計將成為 2025 年的市場主流與現有過渡方案。在這個階段中，光電轉換後仍需要透過傳統銅線，行經較長的電路板與晶片基板才能抵達運算核心，雖然在技術上已有顯著進步，但整體的實體傳輸距離依然相對較長，仍有優化空間。
- 基板層級（On-Substrate）：這將是 2026 年下半年的重大技術進展，其核心改變在於將光學轉換元件從原本的電路板，進一步移入晶片封裝的基板之上。台積電強調，僅僅是縮短這段看似微小的實體距離，就能帶來極為顯著的效能躍升；據數據顯示，在基板上搭載 COUPE 技術的 CPO，將能提供傳統銅線高達4倍的功耗效率，並將傳輸延遲大幅減少高達 90%。
- 中介層層級（On-Interposer）：這是先進封裝技術發展的下一步，也是實現極致效能的終極關鍵。此階段將實現 COUPE 與 CoWoS 技術的完美疊加，透過在中介層（即 CoWoS 的基礎結構）上直接使用 COUPE 技術，將光學元件推得離核心運算單元更近。
對此，市場人士解釋，下一階段的傳輸速率之所以能大幅提升，並非單純來自光學速度本身的改變，而是因為電訊號轉換後的實體傳輸距離已經極度貼近邏輯運算核心。當 COUPE 結合這種先進封裝時，預計將可實現高達 10 倍的功耗效率提升，並驚人地減少 95% 的傳輸延遲。
在研發進度方面，台積電已展現出強大的技術領先優勢。搭載 COUPE 技術的全球首個2 00Gbps 微環調變器（MRM）預計將於 2026年 正式進入量產階段。立下在 2030 年實現高達 4Tbps/mm驚 人頻寬密度的終極目標。
事實上，台積電在 COUPE 技術上的突破性進展，已迅速在產業界引發熱烈迴響。目前，COUPE 已經成為業界中最具量產可行性的整合架構之一，市場人士指出，吸引了多家指標性國際大廠開始陸續導入或進行嚴格測試。
輝達（NVIDIA）：做為全球 AI 晶片霸主，輝達已陸續將 COUPE 技術導入其高階的 Spectrum-X 產品線中，此舉不僅是技術力的展現，更代表著輝達正積極推動矽光子技術從實驗室的示範階段，正式走向系統級的商業導入。
博通（Broadcom）：網通晶片巨頭博通同樣不落人後，已將 COUPE 架構導入其最新的 Tomahawk 6-Davisson 系列高速交換晶片中，以此來滿足即將到來的 AI 世代資料中心對於「極低延遲」與「超高頻寬」的龐大嚴苛需求。
超微（AMD）：緊追在後的晶片大廠超微，目前也正透過台積電的 COUP E平台，積極進行相關專案的深度測試，為未來的產品線進行技術儲備。
Lightmatter：這家專注於前瞻光子運算的新創業者，目前也已有多款晶粒（Die）在台積電順利完成流片（Tape-out）程序，驗證了台積電矽光子平台的可靠性。
綜觀台積電的技術發展脈絡，COUPE 並非用來取代 CoWoS，而是一項能與 CoWoS 完美搭配使用的擴展技術。在未來最先進的系統架構中，台積電不僅能將光學引擎直接放入封裝內部（CPO 架構），更可以直接將 COUPE 技術搭載於 CoWoS 的中介層基礎結構上。透過這兩大核心技術的相輔相成與技術疊加，台積電不僅解決了 AI 晶片在運算面積與高功耗上的難題，更徹底打通了百萬顆AI加速器之間高速資料傳輸的任督二脈，為全球迎接下一個世代的 AI 資料中心革命，奠定了最堅實的硬體基礎。
(首圖來源：shutterstock)
科技新報粉絲團
加入好友
訂閱免費電子報
