瞄準 AI 記憶體牆！高通發表最新 HBC 架構，每瓦頻寬較 HBM 提升 6 倍

高通在 2026 年投資者大會除了發表 Dragonfly C1000 資料中心 CPU 之外，也同步揭曉最新 HBC 技術（High-Bandwidth Compute）。高通表示，這項技術目標是突破當前 AI 產業面臨的記憶體牆問題，透過全新的記憶體架構提升頻寬、容量與能源效率。

高通指出，HBC 採用近記憶體（Near-Memory）運算架構，這是一種堆疊在 DRAM 下方的運算單元，透過將 3D 堆疊設計將運算能力與高頻寬記憶體緊密整合，以解決記憶體瓶頸。相較目前主流 HBM 方案，高通認為隨著 AI 模型規模持續擴大、每個 Token 的運算成本攀升，以及功耗不斷增加，HBM 的成本效益正逐漸受到挑戰，進而推高整體總持有成本（TCO）。

高通指出，HBC 架構可有效降低每個 Token 所需的能源消耗，提升記憶體頻寬並降低總持有成本。該架構建立在四大核心基礎之上，包括 3D 整合技術、系統級設計能力、LPDDR 記憶體技術以及高效能電源能效技術。

在架構設計部分，HBC 加速器將配置於 LPDDR 堆疊下方。之所以選擇 LPDDR 作為主要記憶體方案，是因為其可提供比 HBM 更大的容量，而 LPDDR 與 HBC 加速器之間則透過矽穿孔（TSV）技術互連，以提升資料傳輸效率。

第一代 HBC 技術（HBC Gen 1）將應用於即將推出的 AI250 AI 加速器，並採用 HBC 與 LPDDR 堆疊共同封裝於同一個 2D 有機基板上的設計。高通表示，每張 AI250 加速卡可提供高達 133TB/s 頻寬，相較於搭載 LPDDR5X 的 AI200 提升達 18 倍。

高通也強調，HBC 每瓦頻寬效能相較 HBM 可提升 6 倍，每瓦容量則較 SRAM 提升高達 200 倍。高通表示，未來將與供應鏈夥伴合作，針對 AI 產業目前最大的挑戰如記憶體容量與頻寬以及總持有成本提出解決方案。

高通預期，搭載第一代 HBC 技術的 AI250 AI 加速器將於 2027 年中推出。公司也已規劃後續產品藍圖，預計 2028 年推出第二代 HBC（HBC Gen2）技術。該方案將搭配 AI300 AI 加速器推出，相較於 AI200 可提供最高 54 倍的有效頻寬提升，同時每瓦頻寬效能也將比 HBM 高出 7 倍。